SemiWiki: HW and SW Co-verification for Xilinx Zynq SoC FPGAs 7月 03 Aldec and Silvaco present Mixed-Signal Simulation Solution at DAC 2017 6月 15 Aldec @ DAC 2017: Presenting Breakthrough Innovations in SoC Design & Verification 6月 06 EE Web: The Benefits of HW/SW Co-Simulation for Zynq-Based Designs 6月 06 Intelligent Areospace: In safe hands: requirement-based testing for design assurance of complex, safety-critical components with high impacts of failure 5月 30 すべてのニュースを表示
Microsemi Space Forum India 7月 25 (業界イベント, Online) アサーション・ワークショップ SVA編（無料） 7月 26 (トレーニング, Tokyo, Japan) Microsemi Space Forum India 7月 27 (業界イベント, Online) Riviera-PRO Advanced Verification 導入ワークショップ（無料） 7月 28 (トレーニング, Tokyo, Japan) デザイン・ルールチェックとCDC検証手法ワークショップ（無料） 8月 02 (トレーニング, Tokyo, Japan) すべてのイベントを表示
Addressing the Challenges of SoC Verification in practice using Co-Simulation FPGA Accelerator for Genome Aligner - ReneGENE OSVVM VHDLファンクションカバレッジからUCISベースのデータベースへ（英語） UVVM - A game changer for FPGA VHDL Verification Advanced RTL Debugging for Zynq SoC Designs すべてのウェブセミナーを表示
