A Proven EDA Solutions Provider makes all the difference.

アルデックは、最新の言語標準をサポートする先進の検証手法を提供して、
お客様が、進化を続ける技術を活用しながら発展することをお約束します。

FPGA デザイン

FPGAベンダーサポートシミュレーションおよびデバッグプロジェクト・マネンジメント/統合環境グラフィカル/テキスト・デザインエントリHTML/PDF ドキュメンテーション

プロトタイピング

SoCおよびASICプロトタイピングRTAX/RTSX ネットリスト・コンバータMicrosemi™(Actel)プロトタイピングARM Cortexのサポート

ファンクショナルベリフィケーション

アサーション/ファンクション・カバレッジUVM トランザクション・デバッギングUVM, OVM, VMMOS-VVM™コード・カバレッジリンティング/デザイン解析非同期クロックドメイン検証

要求管理

トレーサビリティチーム・ベースのメソドロジテスト管理ドキュメントおよびレポート変更の影響分析要求の取り込み

ハードウェア・エミュレーション・ソリューション

協調エミュレーションUVMシミュレーション・アクセラレーションアクセラレーションのスケーラビリティ検証用IPSoCのパーティショニングエミュレーション・デバッギング

DO-254 コンプライアンス

HDL コーディング基準ツール・アセスメントおよびクオリフィケーションのプロセスFPGA レベルのイン・ターゲット・テストHDL 詳細設計および検証

特殊アプリケーション

レグレッション・マネージャ暗号化DSPとRFの協調シミュレーション
アルデック、検証効率を高めたRiviera-PROの最新版2016.06をリリース 7月 12 Aldec @ DAC 2016: Scalable Emulation, Prototyping, IoT, ASIC Verification Spectrum and More 5月 24 アルデック、検証ツールのサポート範囲をASICデジタルデザインにまで拡張 5月 17 アルデック、Active-HDLの強力なカバレッジ・データベースに条件・パスカバレッジを追加、網羅的なカバレッジ解析を完成 3月 16 アルデック、HES-DVMの最新リリースでSCE-MIパイプベースフローを導入して大容量データのストリーミングに対応、速度を30%アップ 3月 15 すべてのニュースを表示
アサーション・ワークショップ SVA編(無料) 8月 03 (トレーニング, Tokyo, Japan) アサーション・ワークショップ PSL編(無料) 8月 05 (トレーニング, Tokyo, Japan) デザイン・ルールチェックとCDC検証手法ワークショップ(無料) 8月 10 (トレーニング, Tokyo, Japan) Common Mistakes in VHDL presented by Doulos 8月 19 (トレーニング, Online) Active-HDL導入ワークショップ(無料) 8月 19 (トレーニング, Tokyo, Japan) すべてのイベントを表示
Ask Us a Question
x

Ask Us a Question

x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.