A Proven EDA Solutions Provider makes all the difference.

アルデックは、最新の言語標準をサポートする先進の検証手法を提供して、
お客様が、進化を続ける技術を活用しながら発展することをお約束します。

FPGA デザイン

FPGAベンダーサポートシミュレーションおよびデバッグプロジェクト・マネンジメント/統合環境グラフィカル/テキスト・デザインエントリHTML/PDF ドキュメンテーション

プロトタイピング

SoCおよびASICプロトタイピングRTAX/RTSX ネットリスト・コンバータARM CortexのサポートMicrosemi™(Actel)プロトタイピング

ファンクショナルベリフィケーション

アサーション/ファンクション・カバレッジUVM トランザクション・デバッギングUVM, OVM, VMMOS-VVM™コード・カバレッジリンティング/デザイン解析非同期クロックドメイン検証

要求管理

トレーサビリティチーム・ベースのメソドロジテスト管理ドキュメントおよびレポート変更の影響分析要求の取り込み

ハードウェア・エミュレーション・ソリューション

協調エミュレーションUVMシミュレーション・アクセラレーションアクセラレーションのスケーラビリティ検証用IPSoCのパーティショニングエミュレーション・デバッギング

ハイパフォーマンス・コンピューティング (HPC)

大規模HPC組込みHPC

DO-254 コンプライアンス

HDL コーディング基準ツール・アセスメントおよびクオリフィケーションのプロセスFPGA レベルのイン・ターゲット・テストHDL 詳細設計および検証

特殊アプリケーション

レグレッション・マネージャ暗号化DSPとRFの協調シミュレーション

組込システム

モノのインターネット (IoT)自動車ADAS
Aldec provides Finite State Machine Coverage for verification of safety-critical FPGAs 1月 19 Top Aldec Design and Verification Blog Articles from 2016 12月 07 アルデック、SystemVerilog関連処理を劇的に高速化し、VHDLユーザー向けの新しいメソドロジを先駆けて導入したRiviera-PROをリリース 11月 16 SemiWiki: 3 in 1 Hardware Verification 11月 14 アルデックとIndian Institute of Scienceの大学発ベンチャーReneLife、SC16でHESアクセラレータによる精確なゲノムアライメントができるReneGENEを展示 11月 14 すべてのニュースを表示
アサーション・ワークショップ PSL編(無料) 1月 24 (トレーニング, Tokyo, Japan) アサーション・ワークショップ SVA編(無料) 1月 25 (トレーニング, Tokyo, Japan) FPGA Conference 2017 1月 27 (業界イベント, Tokyo, Japan) Active-HDL導入ワークショップ(無料) 2月 01 (トレーニング, Tokyo, Japan) Riviera-PRO Advanced Verification 導入ワークショップ(無料) 2月 03 (トレーニング, Tokyo, Japan) すべてのイベントを表示
Ask Us a Question
x

Ask Us a Question

x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.