強力なFPGAデザイン作成とシミュレーション IDEにVHDL-2019サポートとOSVVMの機能強化を追加 1月 20 Riviera-PRO™ : 生産性の向上を目指して、OSVVM 2020.08への対応、言語サポートの強化、新しいデバッグ機能を追加 12月 08 SemiWiki: Aldec Adds Simulation Acceleration for Microchip FPGAs 11月 10 アルデック、Microchip FPGA設計のためのハードウェア支援型RTLシミュレーションアクセラレーションを発表 11月 03 アルデックの組込みシステム開発ソリューションのTySOMファミリが、Xilinx PYNQ（Python Productivity for Zynq）をサポートしました 10月 21 すべてのニュースを表示
Accelerating Verification Component development with OSVVM Model Independent Transactions Debugging Multi-Core Designs using Vitis + Aldec Riviera-PRO Co-Simulation for Zynq US+ MPSoC Accelerating Large Image and Signal Processing FPGA Design Developments with TySOM-3A-ZU19EG and PYNQ How to Build PCIe Speed Adapters for In-Circuit SoC Emulation High-Performance PCIe 5.0 IP + VIP UVM Verification Environment すべてのウェブセミナーを表示
