アルデックのHES UltraScale+リコンフィギュラブル・アクセラレータにNorthwest LogicのPCI Expressコアを搭載して実証済みのPCI Expressソリューションを提供 4月 11 Aldec to showcase Verification Spectrum for SoC FPGAs at Embedded World 2018 2月 21 QuickLogic Announces Partnership with Aldec for eFPGA Simulation Flow 2月 20 Aldec presents ‘Dealing with CDC verification complexity in large-scale FPGA designs’ at FPGA Forum 2018 2月 08 リコンフィギュラブルな高性能ルータとスイッチの開発を簡単にする新製品 2月 07 すべてのニュースを表示
VHDL設計／検証トレーニング 4月 24 - 25 (トレーニング, Tokyo, Japan) Universal VHDL Verification Methodology (UVVM) – The standardized open source VHDL testbench architecture (US) 4月 26 (ウェブセミナー, Online) Universal VHDL Verification Methodology (UVVM) – The standardized open source VHDL testbench architecture (EU) 4月 26 (ウェブセミナー, Online) FCCM 2018 4月 29 - 5月 01 (業界イベント, Boulder, CO) The Trading Show Chicago 2018 5月 09 - 10 (業界イベント, Chicago, Illinois) すべてのイベントを表示
Taming Testbench Messaging and Error Reporting with OSVVM's Logs and Alerts Designing FPGA-based ADAS Application - Driver Drowsiness Detection Verifying Resets and Reset Domain Crossings Extending IBM Rational DOORS Traceability for FPGA Designs Verification Methodology for Large-Scale FPGA designs すべてのウェブセミナーを表示
