InterMotion TechnologyはアルデックのActive-HDLを使用して、Lattice Semiconductor CrossLink FPGAファミリのIP検証の生産性を向上 3月 24 Aldec to Present at Certification Together International Conference 3月 02 Embedded WorldのAldecとCodasip：RISC-Vコアを使用してカスタムインストラクションを検証するための統合UVMシミュレーション環境を紹介 2月 19 Cobham Gaislerは、HDLシミュレーションにAldecのRiviera-PROを使用して、初のRISC-VプロセッサであるNOEL-Vの検証に成功しました 1月 28 アルデック、Riviera-PROのVHDLおよびUVVMサポートを強化 12月 17 すべてのニュースを表示
UVVM steps up a gear: A review of some of the new features in this standardized VHDL verification methodology (EU) 4月 02 (ウェブセミナー, Online) UVVM steps up a gear: A review of some of the new features in this standardized VHDL verification methodology (US) 4月 02 (ウェブセミナー, Online) CAIF 2020 4月 16 - 17 (業界イベント, Shanghai, China) 3-Day DO-254 Practitioner’s Course 5月 13 - 15 (トレーニング, Las Vegas, NV) Satisfy FPGA traceability requirements for DO-254 with Spec-TRACER™ and IBM® Requirements Engineering DOORS® Next (US) 5月 21 (ウェブセミナー, Online) すべてのイベントを表示
Six Automated Steps to Design Partitioning for Multi-FPGA Prototyping Boards Hierarchical CDC verification with ALINT-PRO Shortening the verification time of safety critical projects Creating an AXI4 Lite, Transaction Based VHDL Testbench with OSVVM Using ALINT-PRO to Verify Clock Domain Crossing Issues in FPGA designs すべてのウェブセミナーを表示
