A Proven EDA Solutions Provider makes all the difference.

アルデックは、最新の言語標準をサポートする先進の検証手法を提供して、
お客様が、進化を続ける技術を活用しながら発展することをお約束します。

FPGA デザイン

FPGAベンダーサポートシミュレーションおよびデバッグプロジェクト・マネンジメント/統合環境グラフィカル/テキスト・デザインエントリHTML/PDF ドキュメンテーション

プロトタイピング

スケーラブルなHES™プロトタイピングプラットフォームHES Proto-AXIインターコネクトマルチFPGAでのデザイン・パーティショニングARM CortexのサポートRTAX/RTSXプロトタイピング

ファンクショナルベリフィケーション

メトリクスドリブン検証UVM トランザクション・デバッギングUVM, OVM, VMMOS-VVM™リンティング/デザイン解析非同期クロックドメイン検証QEMU 協調シミュレーション

要求管理

トレーサビリティチーム・ベースのメソドロジドキュメントおよびレポートテスト管理要求の取り込み変更の影響分析

ハードウェア・エミュレーション・ソリューション

協調エミュレーションUVMシミュレーション・アクセラレーションアクセラレーションのスケーラビリティ検証用IPSoCのパーティショニングエミュレーション・デバッギング

ハイパフォーマンス・コンピューティング(HPC)

コンピュータビジョン暗号化・セキュリティゲノムアライメント高頻度トレーディング大規模HPC組込みHPC

DO-254 コンプライアンス

HDL コーディング基準ツール・アセスメントおよびクオリフィケーションのプロセスFPGAレベルのインターゲット・テストHDL 詳細設計および検証DO-254テンプレートおよびチェックリスト

特殊アプリケーション

レグレッション・マネージャ暗号化DSPとRFの協調シミュレーション

組込システム

Zynq US+ FPGAを使用したディープラーニングモノのインターネット (IoT)自動車ADASネットワーキングAldec 4K UltraHD イメージングソリューション
Aldec’s Focus for Arm TechCon is on Deep Neural Network and Machine Learning Application Development 10月 02 アルデックは、HES-DVMの自動パーティショニングツールとHDLからFPGAへの コンパイル時間の短縮により、ASICデザインプロトタイプの立ち上げ時間を短縮しました 9月 24 SoCおよびASICデザイナは、HES Proto-AXI™の複数の機能強化から多大な恩恵を得られます 9月 09 Riviera-PRO™、自動UVMレジスタジェネレータと最新ベリフィケーションメソドロジライブラリを提供 6月 18 HESエミュレーションおよびプロトタイピング用のアルデック独自のハイスピード・シンセサイザ SyntHESer 6月 03 すべてのニュースを表示
Ask Us a Question
x
Ask Us a Question
x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.