チームのハードウェアライフサイクルデータ管理 4月 01 最新のTySOMキットは、AI、DNN、およびその他のアルゴリズムアクセラレーションに依存するアプリケーションの開発を促進し、SoCプロトタイピングを支援します 2月 26 AldecはFPGAのデザインプロトタイピングと新しいHES Proto-AXIによってプロトタイプテストを容易にします 1月 22 アルデックがHES-DVMプロトモードでFPGAのASIC設計プロトタイプ立ち上げの時間を短縮 1月 14 VHDL 2018のサポートと強化された自動化 - アルデック、Riviera-PRO™にVHDL標準1076-2018の拡張と自動カバレッジモデル生成を追加 11月 13 すべてのニュースを表示
VHDL testbenches using models, scoreboards and transactions (EU) 4月 25 (ウェブセミナー, Online) VHDL testbenches using models, scoreboards and transactions (US) 4月 25 (ウェブセミナー, Online) Design Automation Conference (DAC) 2019 6月 02 - 06 (業界イベント, Las Vegas, NV) すべてのイベントを表示
SoC Emulation in FPGA with ARM Hardware Model Managing DO-254 Compliant Documents Verifying Finite State Machines with Aldec Products From Traceability to Reusability for Safety-Critical FPGA Projects Partitioning Design for Custom or In-house Designed Multi-FPGA Board すべてのウェブセミナーを表示
