A Proven EDA Solutions Provider makes all the difference.

アルデックは、最新の言語標準をサポートする先進の検証手法を提供して、
お客様が、進化を続ける技術を活用しながら発展することをお約束します。

FPGA デザイン

FPGAベンダーサポートシミュレーションおよびデバッグプロジェクト・マネンジメント/統合環境グラフィカル/テキスト・デザインエントリHTML/PDF ドキュメンテーション

プロトタイピング

SoCおよびASICプロトタイピングRTAX/RTSX ネットリスト・コンバータMicrosemi™(Actel)プロトタイピングARM Cortexのサポート

ファンクショナルベリフィケーション

アサーション/ファンクション・カバレッジUVM トランザクション・デバッギングUVM, OVM, VMMOS-VVM™コード・カバレッジリンティング/デザイン解析非同期クロックドメイン検証

要求管理

トレーサビリティチーム・ベースのメソドロジドキュメントおよびレポート変更の影響分析要求の取り込みテスト管理

ハードウェア・エミュレーション・ソリューション

協調エミュレーションUVMシミュレーション・アクセラレーションアクセラレーションのスケーラビリティ検証用IPSoCのパーティショニングエミュレーション・デバッギング

ハイパフォーマンス・コンピューティング(HPC)

大規模HPC組込みHPC

DO-254 コンプライアンス

HDL コーディング基準ツール・アセスメントおよびクオリフィケーションのプロセスFPGA レベルのイン・ターゲット・テストHDL 詳細設計および検証DO-254テンプレートおよびチェックリスト

特殊アプリケーション

レグレッション・マネージャ暗号化DSPとRFの協調シミュレーション

組込システム

モノのインターネット (IoT)自動車ADAS
Aldec to Demonstrate UVM Simulation Acceleration with Network-On-Chip (NoC) Demo Design at DVCon U.S. 2017 2月 23 Aldec to Showcase FPGA Acceleration of Genome Alignment, Motion Detection and Face Detection Algorithms at isFPGA 2017 2月 21 アルデック、新たなパラダイムを作るFPGA/ASICデザインのデザインルール・チェックとクロック・ドメイン・クロッシング検証を統一したプラットフォームを発表 2月 14 アルデック、Spec-TRACERの最新リリースでDO-254準拠テンプレートとチェックリストを提供 2月 01 アルデック、セーフティクリティカルなFPGAデザイン検証用に有限ステートマシン・カバレッジを提供 1月 19 すべてのニュースを表示
2017 Design and Verification Conference (DVCon) 2月 27 - 3月 02 (業界イベント, San Jose, California ) アサーション・ワークショップ PSL編(無料) 3月 08 (トレーニング, Tokyo, Japan) Beyond DO-254: The Rest of Design Assurance (EU) 3月 09 (ウェブセミナー, On-Line) Beyond DO-254: The Rest of Design Assurance (US) 3月 09 (ウェブセミナー, On-Line) アサーション・ワークショップ SVA編(無料) 3月 10 (トレーニング, Tokyo, Japan) すべてのイベントを表示
Ask Us a Question
x

Ask Us a Question

x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.