業界初、DO-254コンプライアンスを必要とするPCIeベースのアビオニクスデザインのアットスピード検証にTLMを使用 1月 13 メソドロジーによる生産性の向上：アルデックは、Riviera-PRO™にUVMジェネレータを追加し、OSVVMおよびUVVMライブラリを更新 11月 16 中規模から大規模ASIC/SoCデザインのプロトタイピングおよびエミュレーションに最適な新しいHESボード 7月 19 低消費電力、高セキュリティアプリケーションをターゲットにした新しいTySOM-Mシリーズ 7月 07 アルデック、HES-DVM Proto "Cloud Edition "を発表 - FPGAベースのASICおよびSoCプロトタイピングへのアクセスを容易になります 6月 02 すべてのニュースを表示
Increase your productivity with Continuous Integration flows (EU) 1月 20 (ウェブセミナー, Online) Increase your productivity with Continuous Integration flows (US) 1月 20 (ウェブセミナー, Online) Verification of PCIe-based FPGA Designs Requiring DO-254 Compliance (EU) 2月 10 (ウェブセミナー, Online) Verification of PCIe-based FPGA Designs Requiring DO-254 Compliance (US) 2月 10 (ウェブセミナー, Online) Automating UVM flow using Riviera-PRO’s UVM Generator (US) 2月 24 (ウェブセミナー, Online) すべてのイベントを表示
Increase your productivity with Continuous Integration flows How to Simplify the Verification of Bus Interfaces Constraint Random Verification with Python and Cocotb Using OVL for Assertion-Based Verification of Verilog and VHDL Designs The most error prone FPGA corner cases すべてのウェブセミナーを表示
