DO-254プロジェクトにおけるHDLコーディング標準の徹底 7月 22 (ウェブセミナー, Online) SystemVerilogコンストレイントランダム入門 ～効率的なランダム検証の第一歩～ 7月 29 (ウェブセミナー, Online) Practical Co-Simulation Techniques with OSVVM Part 1: Getting Started with OSVVM Co-Simulation (US) 8月 20 (ウェブセミナー, Online) Practical Co-Simulation Techniques with OSVVM Part 1: Getting Started with OSVVM Co-Simulation (EU) 8月 20 (ウェブセミナー, Online) Practical Co-Simulation Techniques with OSVVM Part 2: RISC-V Software and Logic Co-Development (EU) 9月 03 (ウェブセミナー, Online) すべてのイベントを表示
Making a Simple VHDL Testbench Step-by-Step Part 2: BFMs and Simplifications, Demo, and Debugging Making a Simple VHDL Testbench Step-by-Step Part 1: Foundations, Architecture and Basics Design Constraints for CDC Verification: Bridging Timing, Clocks, and Reliable Synchronization VHDL-2019: Just the New Stuff Part 5: Type System and Language Enhancements Best Practices for Mixed-Language FPGA Design and Verification すべてのウェブセミナーを表示
ALINT-PRO™は、より予測可能な言語間統合のための 新しい混在言語デザインルールを追加 1月 14 Versal ACAPのような複雑なSoC FPGAのシミュレーションには何が必要ですか？ 2月 08 Aldec @ DAC 2023：FPGAおよびSoC向け設計検証ツールとソリューションを紹介 6月 26 Riviera-PROがAMD® Versal™ ACAPデザインのシステムシミュレーションをサポート 6月 14 航空電子機器業界で高まる TLM のニーズ 5月 18 すべてのニュースを表示
