A Proven EDA Solutions Provider makes all the difference.

アルデックは、最新の言語標準をサポートする先進の検証手法を提供して、
お客様が、進化を続ける技術を活用しながら発展することをお約束します。

FPGA デザイン

FPGAベンダーサポートシミュレーションおよびデバッグプロジェクト・マネンジメント/統合環境グラフィカル/テキスト・デザインエントリHTML/PDF ドキュメンテーション

プロトタイピング

Scalable HES™ Prototyping PlatformHES Proto-AXI Host InterfaceMulti-FPGA Design PartitioningARM CortexのサポートRTAX/RTSX Prototyping

ファンクショナルベリフィケーション

アサーション/ファンクション・カバレッジUVM トランザクション・デバッギングUVM, OVM, VMMOS-VVM™コード・カバレッジリンティング/デザイン解析非同期クロックドメイン検証

要求管理

トレーサビリティチーム・ベースのメソドロジ変更の影響分析テスト管理要求の取り込みドキュメントおよびレポート

ハードウェア・エミュレーション・ソリューション

協調エミュレーションUVMシミュレーション・アクセラレーションアクセラレーションのスケーラビリティ検証用IPSoCのパーティショニングエミュレーション・デバッギング

ハイパフォーマンス・コンピューティング(HPC)

大規模HPC組込みHPC

DO-254 コンプライアンス

HDL コーディング基準ツール・アセスメントおよびクオリフィケーションのプロセスFPGA レベルのイン・ターゲット・テストHDL 詳細設計および検証DO-254テンプレートおよびチェックリスト

特殊アプリケーション

レグレッション・マネージャ暗号化DSPとRFの協調シミュレーション

組込システム

モノのインターネット (IoT)自動車ADAS
Aldec @ DVCon India 2017 - accelerating SoC validation by extending QEMU open-source capabilities 9月 12 アルデック、ASICデザインのパーティショニングの課題を解決するHES-DVM Protoモードを提供 9月 11 Intelligent Areospace: Reprogrammable prototyping solutions: a must for space design verification 9月 01 Embedded Vision: Look and Identify 8月 30 自信を持って最新SystemVerilogサブセット構成の強力な機能を活用 8月 08 すべてのニュースを表示
デザイン・ルールチェックとCDC検証手法ワークショップ(無料) 9月 22 (トレーニング, Tokyo, Japan) Riviera-PRO Advanced Verification 導入ワークショップ(無料) 9月 27 (トレーニング, Tokyo, Japan) How to connect an FPGA board to AWS cloud for high-performance Industrial IoT edge processing (EU) 9月 28 (ウェブセミナー, Online) How to connect an FPGA board to AWS cloud for high-performance Industrial IoT edge processing (US) 9月 28 (ウェブセミナー, Online) トランザクション・レベルの協調エミュレーション・ワークショップ(無料) 9月 29 (トレーニング, Tokyo, Japan) すべてのイベントを表示
Ask Us a Question
x

Ask Us a Question

x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.