Bridging Simulation and Hardware: Hardware-in-the-Loop in Action (US) 10月 16 (ウェブセミナー, Online) Bridging Simulation and Hardware: Hardware-in-the-Loop in Action (EU) 10月 16 (ウェブセミナー, Online) FPGA デザイン検証を一言で言うと 第1弾 10月 22 (ウェブセミナー, Online) 高度なスタティックリンティングによるデザインパフォーマンスの最適化 10月 29 (ウェブセミナー, Online) すべてのイベントを表示
Advanced Static Linting Techniques for High Performance Design Optimization HDLRegression – Automated Regression Testing for VHDL/Verilog FPGA Verification with VHDL and UVVM Part 2: Harnessing the power of VVCs and BFMs FPGA Verification with VHDL and UVVM Part 1: New Features and Best Practices Enhancing CDC Verification in Vivado with ALINT-PRO すべてのウェブセミナーを表示
Versal ACAPのような複雑なSoC FPGAのシミュレーションには何が必要ですか？ 2月 08 Aldec @ DAC 2023：FPGAおよびSoC向け設計検証ツールとソリューションを紹介 6月 26 Riviera-PROがAMD® Versal™ ACAPデザインのシステムシミュレーションをサポート 6月 14 航空電子機器業界で高まる TLM のニーズ 5月 18 アルデックとタレスがCertification Together International Conference 2023で共同発表 5月 01 すべてのニュースを表示
