今からでも遅くないアサーション検証 1月 21 (ウェブセミナー, Online) Best Practices for Mixed-Language FPGA Design and Verification (US) 1月 22 (ウェブセミナー, Online) Best Practices for Mixed-Language FPGA Design and Verificationn (EU) 1月 22 (ウェブセミナー, Online) ザイリンクス・パラメータライズド・マクロを用いたCDC解析の実行 1月 28 (ウェブセミナー, Online) FPGA HORIZONS 4月 29 - 30 (業界イベント, Worcester, MA) すべてのイベントを表示
Boost FPGA Reliability with Advanced Linting and CDC Analysis Bridging Simulation and Hardware: Hardware-in-the-Loop in Action Advanced Static Linting Techniques for High Performance Design Optimization HDLRegression – Automated Regression Testing for VHDL/Verilog FPGA Verification with VHDL and UVVM Part 2: Harnessing the power of VVCs and BFMs すべてのウェブセミナーを表示
ALINT-PRO™は、より予測可能な言語間統合のための 新しい混在言語デザインルールを追加 1月 14 Versal ACAPのような複雑なSoC FPGAのシミュレーションには何が必要ですか？ 2月 08 Aldec @ DAC 2023：FPGAおよびSoC向け設計検証ツールとソリューションを紹介 6月 26 Riviera-PROがAMD® Versal™ ACAPデザインのシステムシミュレーションをサポート 6月 14 航空電子機器業界で高まる TLM のニーズ 5月 18 すべてのニュースを表示
