自信を持って最新SystemVerilogサブセット構成の強力な機能を活用 8月 08 SemiWiki: HW and SW Co-verification for Xilinx Zynq SoC FPGAs 7月 03 Aldec and Silvaco present Mixed-Signal Simulation Solution at DAC 2017 6月 15 Aldec @ DAC 2017: Presenting Breakthrough Innovations in SoC Design & Verification 6月 06 EE Web: The Benefits of HW/SW Co-Simulation for Zynq-Based Designs 6月 06 すべてのニュースを表示
VHDL設計／検証トレーニング 8月 22 - 23 (トレーニング, Tokyo, Japan) Benefits of Requirements Management for Safety-Critical FPGA Projects (EU) 8月 24 (ウェブセミナー, Online) Benefits of Requirements Management for Safety-Critical FPGA Projects (US) 8月 24 (ウェブセミナー, Online) トランザクション・レベルの協調エミュレーション・ワークショップ（無料） 8月 25 (トレーニング, Tokyo, Japan) Spec-TRACER導入ワークショップ（無料） 8月 30 (トレーニング, Tokyo, Japan) すべてのイベントを表示
Addressing the Challenges of SoC Verification in practice using Co-Simulation FPGA Accelerator for Genome Aligner - ReneGENE OSVVM VHDLファンクションカバレッジからUCISベースのデータベースへ（英語） UVVM - A game changer for FPGA VHDL Verification Advanced RTL Debugging for Zynq SoC Designs すべてのウェブセミナーを表示
