Versal ACAPのような複雑なSoC FPGAのシミュレーションには何が必要ですか? 2月 08 Aldec @ DAC 2023:FPGAおよびSoC向け設計検証ツールとソリューションを紹介 6月 26 Riviera-PROがAMD® Versal™ ACAPデザインのシステムシミュレーションをサポート 6月 14 航空電子機器業界で高まる TLM のニーズ 5月 18 アルデックとタレスがCertification Together International Conference 2023で共同発表 5月 01 すべてのニュースを表示
FPGAデザインのクロックドメインクロッシング問題をALINT-PROを使用して検証しよう 10月 23 (ウェブセミナー, Tokyo, Japan ) Design Solution Forum 2024 10月 25 (業界イベント, Kawasaki, Japan ) 今からでも遅くないアサーション検証 10月 30 (ウェブセミナー, Tokyo, Japan ) JEVeC DAY 2024 11月 01 (業界イベント, Kawasaki, Japan ) Navigating COTS-IP in DO-254 – Strategies for Safe and Efficient FPGA Design 11月 07 (ウェブセミナー, Online) すべてのイベントを表示
Static and Dynamic CDC Verification of AXI4 Stream-based IPs The Development and Evolution of Verilog & SystemVerilog Using OSVVM’s AXI4 Verification Components (Part 2) Writing Tests and Configuring the AXI4 VCs Using OSVVM’s AXI4 Verification Components (Part 1) Creating the AXI4 Testbench / Test Harness Why Should Our Team be Using VHDL + OSVVM for Verification? すべてのウェブセミナーを表示