...
...
Company Newsroom
Recent News
Aldec at DVCon Europe: Demonstrating a hybrid co-verification platform for ASIC/SoC projects and automated FPGA partitioning software Release OCT 21, 2019 Aldec’s Focus for Arm TechCon is on Deep Neural Network and Machine Learning Application Development Release OCT 02, 2019 アルデックは、HES-DVMの自動パーティショニングツールとHDLからFPGAへの コンパイル時間の短縮により、ASICデザインプロトタイプの立ち上げ時間を短縮しました Release SEP 24, 2019 SoCおよびASICデザイナは、HES Proto-AXI™の複数の機能強化から多大な恩恵を得られます Release SEP 09, 2019 Riviera-PRO™、自動UVMレジスタジェネレータと最新ベリフィケーションメソドロジライブラリを提供 Release JUN 18, 2019 HESエミュレーションおよびプロトタイピング用のアルデック独自のハイスピード・シンセサイザ SyntHESer Release JUN 03, 2019 Aldec @ DAC 2019: Celebrating its 35th Anniversary and focusing on design acceleration, co-verification and mixed-signal Release MAY 15, 2019 チームのハードウェアライフサイクルデータ管理 Release APR 01, 2019 最新のTySOMキットは、AI、DNN、およびその他のアルゴリズムアクセラレーションに依存するアプリケーションの開発を促進し、SoCプロトタイピングを支援します Release FEB 26, 2019 AldecはFPGAのデザインプロトタイピングと新しいHES Proto-AXIによってプロトタイプテストを容易にします Release JAN 22, 2019Recent Blog Articles
SoC Verification Never Been Easier
Bird’s eye view definition, HW/SW setup and implementation algorithms
Understanding High speed serial data transfer
Upcoming Events
業界イベント Munich, Germany OCT 29, 2019
業界イベント Denver, CO NOV 18, 2019