Connect with us

Company Newsroom

Recent News

Aldec Celebrates 10 Years in DO-254 at Certification Together International Conference Release MAR 15, 2017 アルデック、Embedded World 2017でXilinx Zynq SoC FPGAデザインのエンドツーエンドHW/SW協調検証を展示 Release MAR 07, 2017 アルデック、Xilinx UltraScale FPGAベースのプロトタイピングボードを発表、最新リリースのHES-DVMでシミュレーション・アクセラレーションとエミュレーションも使用可能に Release FEB 28, 2017 アルデック、DVCon U.S. 2017でネットワーク・オンチップ(NoC)デザインを利用したUVMシミュレーション・アクセラレーションをデモ Release FEB 23, 2017 アルデック、FPGAで高速化したゲノムアライメント、動き検出および顔検出アルゴリズムをisFPGA 2017で展示 Release FEB 21, 2017 アルデック、新たなパラダイムを作るFPGA/ASICデザインのデザインルール・チェックとクロック・ドメイン・クロッシング検証を統一したプラットフォームを発表 Release FEB 14, 2017 アルデック、Spec-TRACERの最新リリースでDO-254準拠テンプレートとチェックリストを提供 Release FEB 01, 2017 アルデック、セーフティクリティカルなFPGAデザイン検証用に有限ステートマシン・カバレッジを提供 Release JAN 19, 2017 Top Aldec Design and Verification Blog Articles from 2016 Release DEC 07, 2016 アルデック、SystemVerilog関連処理を劇的に高速化し、VHDLユーザー向けの新しいメソドロジを先駆けて導入したRiviera-PROをリリース Release NOV 16, 2016

Recent Blog Articles

Key Components of Effective RTL Linting and CDC Verification
ALINT-PRO 2016.01 is now released
An Easier Path to Faster C with FPGAs
For most scientists, what is inside a high-performance computing platform is a mystery.
FPGA VHDL Verification
How can we do this faster and with better quality - at no extra cost?
Beer, Cars, and Verification
My thoughts after DVCon Europe
Leveraging the Power of VDMA Engines for Computer Vision Apps with TySOM™ - Part 1
In-depth Overview of VDMA Use Cases for TySOM™ Reference Designs

Upcoming Events

トレーニング Tokyo, Japan MAR 24, 2017
トレーニング Tokyo, Japan MAR 29, 2017
トレーニング Tokyo, Japan APR 07, 2017
トレーニング Tokyo, Japan APR 13, 2017
Ask Us a Question

Ask Us a Question

Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.