...
...
Connect with us

Company Newsroom

Recent News

アルデック、ハードウェア・インザループとQEMUによる検証技法のデモンストレーションをDVCon China 2017で発表 Release APR 17, 2017 アルデック、コンパイル済み検証ライブラリをさらに積み増し、SystemVerilogとUVMを大幅に高速化したRiviera-PROの最新リリースを発売 Release APR 11, 2017 アルデック、Certification Together International ConferenceでDO-254への取組の10周年を祝賀 Release MAR 15, 2017 アルデック、Embedded World 2017でXilinx Zynq SoC FPGAデザインのエンドツーエンドHW/SW協調検証を展示 Release MAR 07, 2017 アルデック、Xilinx UltraScale FPGAベースのプロトタイピングボードを発表、最新リリースのHES-DVMでシミュレーション・アクセラレーションとエミュレーションも使用可能に Release FEB 28, 2017 アルデック、DVCon U.S. 2017でネットワーク・オンチップ(NoC)デザインを利用したUVMシミュレーション・アクセラレーションをデモ Release FEB 23, 2017 アルデック、FPGAで高速化したゲノムアライメント、動き検出および顔検出アルゴリズムをisFPGA 2017で展示 Release FEB 21, 2017 アルデック、新たなパラダイムを作るFPGA/ASICデザインのデザインルール・チェックとクロック・ドメイン・クロッシング検証を統一したプラットフォームを発表 Release FEB 14, 2017 アルデック、Spec-TRACERの最新リリースでDO-254準拠テンプレートとチェックリストを提供 Release FEB 01, 2017 アルデック、セーフティクリティカルなFPGAデザイン検証用に有限ステートマシン・カバレッジを提供 Release JAN 19, 2017

Recent Blog Articles

Software Driven Test of FPGA Prototype
Software Driven Test of FPGA Prototype
Key Components of Effective RTL Linting and CDC Verification
Solving your challenges with ALINT-PRO
An Easier Path to Faster C with FPGAs
For most scientists, what is inside a high-performance computing platform is a mystery.
FPGA VHDL Verification
How can we do this faster and with better quality - at no extra cost?
Beer, Cars, and Verification
My thoughts after DVCon Europe

Upcoming Events

業界イベント Tokyo, Japan APR 24, 2017
トレーニング Tokyo, Japan APR 26, 2017
業界イベント Santa Clara, California MAY 01, 2017
トレーニング Taipei, Taiwan MAY 09, 2017
Ask Us a Question
x

Ask Us a Question

x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.