DSPとRFの協調シミュレーション

モデルベースのデザインフローの統合

Active-HDL™とRiviera-PRO™は、MathWorks™のMATLAB®/Simulink®やAgilent™ SystemVue®とシームレスに統合することで、システムレベルデザインとHDLインプリメンテーションの協調設計や協調検証を可能にするクロスドメインソリューションが完成します。

アルデックは、統合フローの一環としてハードウェア・イン・ループ(HIL)機能を実現するために、モデルベースの設計環境をFPGAボードにリンクさせました。お客様はアルデック標準のHES-DVM™と、HES-7™または自社製のボードを利用して、PCIeインタフェースで接続することができます。

 

アプリケーションノート Active-HDLとRiviera-PROによるMATLAB-HDLインターフェース doc
アプリケーションノート MATLABからのRiviera-PROコントロール doc
アプリケーションノート アプリケーションノート - Riviera-PROによるSimulink®インターフェース doc
アプリケーションノート アプリケーションノート - Active-HDLとSimulink®のインターフェース doc
アプリケーションノート Using Agilent SystemVue® Co-Simulation Interface doc
プレスリリース アルデックとAgilent TechnologiesがESLとRTL間のギャップを埋める news
ホワイトペーパー FPGA Prototyping Using Agilent SystemVue and Aldec Riviera-PRO pdf

浮動小数点を認識するRTLデバッギングツール

Riviera-PRO™開発環境ではIEEE 754-2008™浮動小数点演算をネイティブでサポートします。さらにプロットウィンドウという、大規模データセットを視覚化して分析できるツールを利用することで、テストベンチ自動化技術よりもDSPのデザインに神経を集中することができます。

プレスリリース アルデック、プロットウィンドウをリリース - 従来の波形ベースのHDLデバッギングの能率を改善 news
ホワイトペーパー Using Plots for HDL Debugging as a Powerful Alternative to Traditional Waveforms pdf
ホワイトペーパー Making Floating-Point Arithmetic Work in Your RTL Design pdf

FPGAベンダーのフルサポート

アルデックはAltera, Xilinx, Microsemi, Latticeなど主要な半導体メーカーと緊密に連携していますので、FPGA搭載DSPの設計と検証のフローも効果的に統合することができます。アルデックのシミュレータはターゲットのベンダーツールと強固に統合できますので、高機能な検証環境を構築して、ターゲットFPGAのシミュレーションライブラリやIPを取り込んだデザインでRTLシミュレーション、合成後のシミュレーション、インプリメント後のシミュレーションなどができます。

FPGAベンダーのサポート - 詳しくはこちらをクリック。

Ask Us a Question
x

Ask Us a Question

x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.