HES-XCVU9P-QDRには、高帯域幅、低遅延通信用のデュアルQSFP28ケージを備えたVirtex UltraScale+ XCVU9P FPGAが含まれています。オンボードのQDR-II+またはDDR4メモリは、高いスループットを必要とするアプリケーションに超高速データ転送を提供します。PCIe x16 ロープロファイル・ハーフレングスボードは、あらゆるエンタープライズ・ラックサーバー・システムで最高のパフォーマンス密度を実現します。

HES-XCVU9P-ZU7EにVは、高性能コンピューティングアプリケーション向けにZynq UltraScale+ ZU7EV MPSoCとVirtex UltraScale+ XCVU9P FPGAをが含まれて居ます。ZynqデバイスのARMコンピューティングプラットフォームとUltraScale+プログラマブルロジックを組み合わせることで、標準のPCIe 3.0 x16フォームファクタで高速処理と究極のカスタム設計が可能になります。

HES-US-440ボードには、XCVU440ロジックモジュールとARMデュアルコアCortex-A9 CPUを搭載したXilinx Zynq-7000ホストモジュールが含まれています。このボードは、最大2600万ゲートの中規模ASICデザインの高速物理プロトタイプとエミュレーションに最適化されています。 大容量のUltraScale FPGAとZynq-7000 SoCのユニークな組み合わせにより、デザインのためにシングルボードテストベンチを構築できます。

HES-US-1320 with three XCVU440 logic modules is Aldec’s large capacity FPGA board targeted to high speed physical prototyping and emulation of ASIC and SoC designs. The board provides estimated capacity of 79 Million gates, supports up to 48 GB DDR4 in six SO-DIMM slots and it is easily extendable with non-proprietary connectors (BPX & FMC).

HES-US-2640 with six XCVU440 logic modules is Aldec’s largest capacity FPGA board targeted to high speed physical prototyping and emulation of ASIC and SoC designs. The board provides estimated capacity of 158 Million gates, supports up to 48 GB DDR4 in six SO-DIMM slots and it is easily extendable with non-proprietary connectors (BPX & FMC).

HES7XV4000BP and HES7XV1380BP are dual FPGA prototyping and emulation boards for small-medium size ASIC designs or large FPGA designs. The board is available in two configurations with Virtex-7 2000T or 690T FPGA. The HES7XV4000BP estimated capacity is 24 Million ASIC gates and is easily extendable via non-proprietary connector (BPX).

HES7XV12000BP with six Virtex-7 2000T logic modules is Aldec’s large capacity FPGA board targeted to high speed physical prototyping and emulation of ASIC and SoC designs. The board provides estimated capacity of 72 Million gates and is easily extendable via non-proprietary connectors (BPX and FMC).

HES7BPX4 is a backplane board used to build hardware platforms larger than single HES-US or HES-7 FPGA Main board. The largest configuration can provide up to 633 Million ASIC gates. It is build of MOLEX connectors mated with HES Main FPGA boards to provide passive, cross board I/O interconnections. Careful design of clock distribution tree assures configurability and flexibility. The JTAG chain from all main boards are integrated on backplane board and provide a common FPGA programming port for all FPGA logic modules in the system.