Functional Verification

ファンクショナルベリフィケーション

アルデックのファンクショナル・ベリフィケーション・プラットフォームは、生産性向上と革新を可能にする統合ポートフォリオです。デザイン・エントリ、混合言語シミュレーション、ミックスド・シグナル・シミュレーション、DSP協調シミュレーション、統合・統一的ビジュアル・デバッギング、アサーション、カバレッジ、デザインのスタティック解析などで業界をリードする技術が利用できます。

 

プラットフォームの構成要素はすべて最新の工業規格 (VHDL, Verilog, Verilog-AMS, SystemVerilog, SystemC) と手法 (OVM/UVM, OSVVM, UVVM, VMM) をサポートします。皆様が直面する現在および将来のFPGA, Soc および ASICデザインの課題に対処できます。

 

顧客本位のビジネスモデルと優れた技術サポートを組み合わせたアルデックのファンクショナル・ベリフィケーション・ツールを採用することで、プロジェクトのコストパフォーマンスを高め、スケジュール予測性や素早い検証の完了などを達成できます。

 

Ask Us a Question
x
Ask Us a Question
x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.