Products Overview

FPGA Simulation

Active-HDL

Active-HDL™はWindows®で動作するチーム環境向けFPGAデザインおよびシミュレーションの統合ソリューションです。Active-HDLの統合デザイン環境(IDE)には、完全なHDL・グラフィカルデザインツールとRTL・ゲートレベル混合言語シミュレータがあり、FPGAデザインを短期間で開発から検証までできるようになっています。...
Functional Verification

Riviera-PRO

Riviera-PRO™は、次世代の最先端FPGAやSoCを制作するエンジニアの検証ニーズに対応します。テストベンチ生産性の最大化、再利用、高性能シミュレーション・エンジンとデバッグ機能を様々な抽象レベルで統合することによる自動化、さらには最新言語と検証ライブラリ規格のサポートなどが、Riviera-PROで実現できます。 ...

ALINT

ALINT™は、デザインの早期段階で重要な問題を発見することで、検証時間を大きく削減するデザイン解析ツールです。スマートなデザイン・ルール・チェッキング(リント)でコーディングスタイルや機能、構造的な問題を発見し(こうした問題はシミュレータでデバッグするのは非常に困難です)、問題がデザインフローの下流段階に波及するのを防ぎます...

ALINT-PRO

ALINT-PRO™はRTLと合成後のシミュレーション・ミスマッチ、合成に最適なコーディング、下流デザイン工程での問題回避、ポータビリティと再利用を考慮したコーディングなどを中心に、RTLコードを解析する検証ソリューションです。...
Emulation

HES-DVM

HES-DVM™は全自動・スクリプト制御可能なSoC/ASICデザイン向けハイブリッド検証環境です。最大6億3300万ASICゲートまでビット精度のシミュレーション・アクセラレーションや、SCE-MI 2.1トランザクション・エミュレーション、ハードウェア・プロトタイピング、仮想モデリングなどをサポートしています。...
Embedded

TySOM

TySOM™組込開発キット (EDK) は、IoT、ファクトリオートメーション、UAV、自動車など、最先端の組込アプリケーションに取り組む組込設計者で、より高性能なRTLシミュレータとデバッガを求めている方々のためのプラットフォームです。...
Requirements Management

Spec-TRACER

Spec-TRACER™は特にFPGA/ASIC設計を意識して作られた統合型要件ライフサイクル管理アプリケーションです。Spec-TRACERは要求管理、トレーサビリティ、テスト管理、影響分析およびレポートを促進します...
Mil/Aero Verification

DO-254/CTS

DO-254/CTS™はDO-254レベルA・Bデザインの認証システムです。このシステムではアット・スピードのFPGAレベル・イン・ターゲット・テスティングが可能です。...
Prototyping

HES-7

HES-7™はSoC/ASICハードウェア検証およびソフトウェア検証チーム向けのスケーラブルで高品質なFPGAベースのASICプロトタイピング・ソリューションです。...

RTAX and RTSX Prototyping

アルデックとMicrosemiは共同で、Microsemi RTAX-S/SL, RTAX-DSP, RTSX-SUを搭載する宇宙飛行システム設計用に、革新的な再プログラマブル・プロトタイピング・ソリューションを提供致しています。...
High-Level Synthesis

CyberWorkBench

CyberWorkBench® enables higher design efficiency, low power and high performance of the chip by allowing designers to implement hardware at the algorithmic level. This “All-in-C” high-level synthesis and verification tool set for ASIC and FPGAs (Xilinx/Altera) reduces the development time and cost significantly....
VIP/IP Products

VIP/IP Products

Aldec and its partners provide reusable design IP cores and verification IP that has been validated with Aldec's Active-HDL and Riviera-PRO mixed-language simulators. These robust IP
Ask Us a Question
x

Ask Us a Question

x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.