Vivado Board Definitions News Training Contact Sales Description Specification HES-XCVU9P-QDR プロダクトの詳細 キャパシティ Xilinx Virtex UltraScale + XCVU9P FPGAを搭載したHES-XCVU9P-QDRボードは、QSFP28による高帯域幅および低遅延通信を必要とするハイパフォーマンスコンピューティング(HPC)ソリューションを実現します。 カスタマイズ可能なFPGAとQDR-II+またはDDR4メモリモジュールを組み合わせることで、ソフトウェアアクセラレーション、データ処理、電気通信などの処理能力が向上します。 PCIe x16 ロープロファイル・ハーフレングスボードは、エンタープライズ・ラック・システムに容易に収まり、最高のパフォーマンス密度を実現します。 ボードには2つのメモリ構成があります: 432 Mb QDR-II (3x 144 Mb) 144 Mb QDR-II with 32Gb DDR4 (2x 16Gb) Main FPGA Resources XCVU9P Logic Cells 2,586,150 Total Block RAM (Mb) 75.9 UltraRAM (Mb) 270 DSP Slices 6,840 クロッキング FPGAには4つの汎用クロック(100MHz、200MHz、300MHz、400MHz)、QDR-IIメモリ用のバッファを備えた3つの専用クロック発振器、PCIeインタフェース用の専用クロック・ジェネレータ、 QSFP28インタフェースには最大2つのi2cプログラマブルオシレータがあります。 クロック分配およびルーティングは、高レベルの信号完全性を保証するように設計されています。 ホスティングとインタフェース ボードのPCIe x16インターフェイスを介してワークステーションまたはサーバーとの標準接続が確立されます。 Aldecは、Hes.Asic.Protoソフトウェアパッケージに、ボードとのプログラミングおよび通信に必要なドライバとユーティリティを提供します。 電源は、標準の6ピンPCIe電源ケーブルによって供給されます。 2つのEEPROMメモリ、温度センサ、および電流モニタがすべてi2cバスを共有するなど、いくつかのi2cデバイスも利用可能です。 各QSFP28ケージは、高速通信用の100Gbイーサネット接続をサポートしています。 BLOCK DIAGRAM HES-XCVU9P-QDR FPGA & Capacity Main FPGA: Virtex UltraScale+ XCVU9P-FLGB2104 702 Total I/O (324 Differential I/O) 76 GTY 32.75 Gb/s transceivers 2,586,150 Logic Cells 75.9 Mb Total Block RAM 270 Mb Total UltraRAM 6,840 DSP Slices Memory Resources 3x QDR-II+ (144 Mb each, total 432 Mb) Memory OR 1x QDR-II+ (144 Mb) with 32Gb DDR4 (2x 16Gb) 2x QSPI (512 Mb each, total 1024 Mb) Flash Memory Flexible Clocking 4 Oscillators (100MHz, 200MHz, 300MHz and 400MHz) 3 Clocks (200MHz) for memory interface Dedicated clock buffer for PCIe interface Programmable oscillators for QSFP28 Interfaces & Hosting: 2x 100 Gb/s QSFP28 PCIe x16 Gen3 endpoint USB-to-JTAG connector I2C devices: 2x 64Kb (total 128 Kb) EEPROM (24AA64T-I_MNY) Temperature sensor (SI7055-A20-IM) Current monitor (INA219)