ポート宣言順序

概要

ブロックダイアグラム bde上のブロック内の信号は、なぜVerilog/VHDL ソースコードの記述と同じ順序ではないのか?

対応方法

Active-HDL 8.3 以降のバージョンでは、ブロック内部の信号は Verilog/VHDL ソースコードと同じ順序で表示されます。

Ask Us a Question
x

Ask Us a Question

x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.