Category : デザイン・ルール・チェック

アルデック®のALINT™はシミュレーションや合成よりも前に、VHDL, Verilogおよび混合HDLのコードを解析するツールです。ユーザ選択で、いくつかのカテゴリに分かれたプリセットのルールが守られているかチェックします。ALINTは基本的に合成ツールと同じレポートを出しますが、合成ツールが合成中にバグを検出するのに対し、ALINTはRTLレベル(デザイン作成中)に検出します。ALINTは高機能ルール管理、違反サマリ/表示/レポート機能、設定管理アプリケーションなどを備えています。ALINTの基本ルール・ライブラリには95個のVHDL/Verilogルールが用意されています。

  • コーディングスタイル・ルール
  • テスト容易化デザイン(DFT)のルール
  • デザイン・スタイル・ルール
  • 言語構造ルール
  • シミュレーション・ルール
  • 合成ルール
Ask Us a Question
Ask Us a Question
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.