HES-DVMは、デザインの内部クロックと外部クロックの両方を自動的に検出し、合成後のデザインネットリストをFPGAセーフネットリストに変換します。このネットリストでは、クロックゲートがクロックイネーブルに変更されます。 これにより、ユーザーの操作なしでFPGAの安全な設計が自動的に行われます。

クロック変換アルゴリズムは、多くの産業および研究プロジェクトで実証されており、アルデックによって特許を取得しています:米国特許 7,003,746 B2。

Ask Us a Question
Ask Us a Question
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.