HES-DVMは、VHDL、VerilogおよびSystemVerilogハードウェア記述言語をサポートしています。 ハードウェア検証製品のデザインセットアップツールでは、言語混在デザインスタイルも使用することが出来ます。 Aldecのソリューション特徴は、EDIFネットリスト形式とFPGAベンダハードマクロのネイティブサポートです。

HES-DVMは、SystemC環境での協調シミュレーションのためのインターフェイスを提供し、FPGAにインスタンスされたデザイン用の適切なSC_MODULEラッパーを生成します。 ネイティブC/C++を使用する設計者には、HES-DVMはアクセラレーションボード用のAPIを提供し、FPGAのモジュール用に適切なC++ラッパーを生成します。
Ask Us a Question
Ask Us a Question
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.