HESがサポートする言語は何ですか?

回答

HES-DVMは、VHDL、VerilogおよびSystemVerilogハードウェア記述言語をサポートしています。 ハードウェア検証製品のデザインセットアップツールでは、言語混在デザインスタイルも使用することが出来ます。 Aldecのソリューション特徴は、EDIFネットリスト形式とFPGAベンダハードマクロのネイティブサポートです。

HES-DVMは、SystemC環境での協調シミュレーションのためのインターフェイスを提供し、FPGAにインスタンスされたデザイン用の適切なSC_MODULEラッパーを生成します。 ネイティブC/C++を使用する設計者には、HES-DVMはアクセラレーションボード用のAPIを提供し、FPGAのモジュール用に適切なC++ラッパーを生成します。


Printed version of site: www.aldec.com/jp/support/resources/documentation/faq/1191