SystemVerilog IEEE 1800™-2012 (検証) for Active-HDL

Category : 標準サポート

Active-HDL はハードウェア記述の拡張、アサーション、先進的検証の3分野でSystemVerilog(IEEE Std. 1800™-2012)をサポートしています。当規格の検証部分とされる3つ目は、クラス、ランダム制約、カバレッジ・グループ、デザイン・アサーションなどの構造をサポートし、セルフチェックとカバレッジ・ドリブンのテストベンチを実現できるようにします。

Ask Us a Question
x
Ask Us a Question
x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.