アルデック、FPGAで高速化したゲノムアライメント、動き検出および顔検出アルゴリズムをisFPGA 2017で展示

Date: 2017/02/21
Type: Release

Henderson, NV – 2017年2月21日 – FPGA/ASIC向けHDL混合言語シミュレーションとハードウェア・アシステッド・ベリフィケーションのパイオニアである Aldec, Inc. (以下「アルデック」)は、FPGAでゲノムショートリードアライメントや物体移動検出、顔検出など最先端のアルゴリズムを高速化する技術を、2017年2月22~24日に米国カリフォルニア州モントレーで開催される isFPGA 2017 で展示します。

isFPGAでアルデックのブースにお立ち寄り頂ければ、次の展示をご紹介します:

  • ゲノムショートリードのアライメント アルデックは Renelife® ReneGENE™ 用の高性能リコンフィギュラブルFPGAアクセラレータ・エンジン AccuRA™ を展示します。アルデックの HES-HPC™ を基盤にして、ビッグデータマッピングと次世代シークエンシング(NGS)プラットフォームからのDNAショートリードアライメントを精確・超高速に実行します。AccuRAは8コア3.5 GHzの AMD® FX™ プロセッサとシステムメモリ16GBの環境で動作するBFASTなど市販の標準的な発見的アライメントツールと比較して1,500倍以上も高速です。AccuRAはスケーラブルで多重並列の計算処理とデータパイプラインを採用、最短の決定論的時間でショートリードマッピングを実現します。反復配列領域やマルチリード配列などを含め、ゲノムアライメントをフルカバー(百万~十億塩基長)します。
  • 物体移動検出 リファレンスデザインは ViBe™ Background Subtraction アルゴリズムとFPGAベースアクセラレータ HES-HPC™ をベースに、解像度1280x720・30fpsで動作します。画像処理のバックグラウンド除去技術で録画から動く物体を変換して検出します。HES-HPC™ プラットフォームはFPGAの超並列処理能力による高いパフォーマンスを活かして計算負荷の高い画像変換を実行します。
  • 顔検出 リファレンスデザインはTySOM-2-7Z045 EDK + TySOM-2-ADAS-FMCで構成されたシステムで動作します。リアルタイムのビデオストリーミングは、解像度1280x720, 30fpsでHDR-CMOSイメージセンサから取り込み、Xilinx Zynq-7000 SoC FPGAで処理します。このFPGAにはハイパフォーマンスなARM Cortex-A9デュアルコアプロセッサが搭載され、FPGAファブリックと連携しながら動作します。リアルタイム処理性能の目標を達成するために、コードの中で最も計算負荷の高い部分はARM Cortex-A9からZynqデバイスのFPGAロジック部分にオフロードされています。この配分は Xilinx SDSoC™ ツールで行いました。高速化されるのはエッジ検出、色空間変換、フレームマージングなどのタスクです。

 

HES-HPC™ について

最新の省電力FPGA、Xilinx® Kintex-Ultrascale™ を搭載した、FPGAベースのスケーラブルなアクセラレータです。抜群の計算能力と消費電力効率を両立させた性能はGPUベースのアクセラレータでは達成できないレベルです。HES-HPCを構成するのは、最大1,451Kロジックセルと5,520のDSPを搭載するKintex-UltraScale XCKU085 / XCKU115と、Zynq-7000、ホストPHY(PCI Express x8, USB, Ethernet)、DDR4メモリ2個(16GB)、RLD3メモリ4個(576Mb)、PCIe、QSFP+ 2本、USB 3.0、SATA、Samtec Firefly 2本、およびADC/DACです。アルデックはカスタムエンジニアリングサービスでRTLのポーティングやHPCアプリケーションへの最適化などのサービスを提供しています。さらに、30年以上にわたるFPGA/ASIC検証の経験を活かして、RTL開発環境とポーティングサービスも提供しています。

 

組込み開発キット TySOM™ EDK について

TySOM™ は、IoT、組込みビジョン、UAV、自動車などの組込みアプリケーション向けに高性能なRTLシミュレーション・デバッギングを必要とする組込み開発者向けのソリューションです。TySOMキットは高性能検証プラットフォーム Riviera-PRO™ と Xilinx® Zynq™ 開発ボードなどで構成されます。ボードにはZynqチップ(FPGA + デュアルコアARM Cortex-A9)1個と、メモリ(DDR3, μSD)、通信インタフェース(miniPCIe, Ethernet, USB, Pmod, JTAG)、およびマルチメディアインタフェース(HDMI, オーディオ, CMOSカメラ)が搭載されています。

 

アルデックについて

アルデックは1984年に設立されたエレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、ハードウエア・アシステッド・ベリフィケーション、SoC/ASICプロトタイピング、デザインルールチェック、IPコア、要求ライフサイクル管理、DO-254機能検証、組込みソリューション、および軍事/航空宇宙向けソリューションなどの分野で、パテントを取得したテクノロジを提供しています。www.aldec.com


AldecはAldec, Inc.の登録商標です。その他の商標および登録商標は各所有者の財産です。

Media Contact: アルデック・ジャパン株式会社
宮島 健
03-5312-1791
sales-jp@aldec.com
www.aldec.com

 

Ask Us a Question
x
Ask Us a Question
x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.