全FPGAメーカー向けデザイン・フロー・マネージャ

Category : プロジェクト管理

デザイン・フロー・マネージャとは、Altera®, Atmel®, Lattice®, Microsemi™(Actel), Quicklogic®, Xilinx®その他メーカーから提供されるシミュレーション・ツール、合成ツール、インプリメンテーション・ツールを1つの開発環境に統合し、設定、制約、実行などを管理するツールです。Active-HDLはメーカー特有のフローでも、メーカーから独立したフローでも使用することができます。

デザイン・フロー・マネージャは簡単だけど面倒くさい作業を自動化します。例えば、Active-HDLで新しいファイルを作れば、それは合成時に自動でインクルードされます。合成済みネットリストはActive-HDLから閲覧可能で、簡単にコンパイルとシミュレーションができます。同様に、Active-HDLのGUIから配置配線ツールを設定・起動することもできます。そこから生成されるネットリストとSDFファイルはActive-HDLから確認できます。

Ask Us a Question
x
Ask Us a Question
x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.