...
...

アルデック、Spec-TRACER™に要求レビューアを導入、DO-254の新たな課題に対応

Date: 2014/01/28Type: Release

Henderson, NV – 2014年1月28日 – Aldec, Inc.(以下「アルデック」)は本日、FPGA/ASIC向け要求ライフサイクル管理ソリューションSpec-TRACER™ 2013.12の最新版のリリースを発表しました。セーフティクリティカルなデザインは、厳しい要求ベースのデザイン・検証プロセスを通過しなければなりません。Spec-TRACERは要求の取り込みからトレーサビリティまで、分析からレポートまで、デザインからテスト結果管理まで、要求エンジニアリングプロセスを合理化し、開発期間全体にわたって要求をコントロールし続けられるようにします。Spec-TRACERの最新リリースでは要求レビューアが導入され、社内ルールや規格と比較しての要求レビュープロセスが簡素化されました。

 

pr_img_011014_429DO-254プログラムマネージャ、Louie De Lunaのコメント:「多くの関係者が何百もの要求を長い規格のチェックリストと突き合わせてレビューしなければならないような場合、レビュープロセスは複雑になってしまい、追跡が難しくなります。レビューと進捗追跡の仕組みを簡素化することは、プロジェクトの規格準拠を成功させるのに不可欠です。」

従来、要求レビュープロセスではWordとExcelを使って要求が規格に合っているか人手で分析していました。Spec-TRACERはこれを一新するものです。Spec-TRACERはアビオニクスのDO-254などのセーフティクリティカルな規制で求められる準拠の証拠として活用できるように、レビューと分析結果にレビュー済みアイテムのID、レビューを実施した人、是正措置、問題とエラー、実際の結果などを記述して出力します。

 

Spec-TRACER™ 2013.12のその他の主な新機能について

 

  • ベリフィケーショントラッカー : 要求、テスト計画からコードカバレッジ、ファンクショナルカバレッジ、プロパティ記述言語(PSL)カバレッジなどのベリフィケーションカバレッジ結果まで、シンプルで効率的なプロセスでトレーサビリティを追跡します。
  • フル・トレーサビリティビュー : システム要件、FPGA要件、概念設計、HDLデザイン、テストケース、テスト結果、コードカバレッジ結果、ログファイル、波形などを総合して表にまとめて表示します。

 

Spec-TRACER™について

Spec-TRACERはFPGA/ASIC設計向けに特化した統合的要求ライフサイクル管理アプリケーションです。Spec-TRACERは要求の取り込み、管理、影響分析、トレーサビリティ、レポート、検証結果管理などを合理化するとともに、WindowsベースのHDLデザイン・シミュレーションツールとシームレスに統合します。 

 

Spec-TRACER 2013.12 について、資料や無料評価版のダウンロード、新機能プレゼンテーションなど、さらに詳しくは、www.aldec.com/Products/Spec-TRACERをご覧ください。

 

アルデックについて

アルデック(本社 Henderson, Nevada)は、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、デザインルールチェック、IPコア、DO-254機能検証および軍事/航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com

 


Aldecはアルデックの商標です。その他全ての商標または登録商標は各所有者に帰属します。

Media Contact: アルデック・ジャパン株式会社
宮島 健
03-5312-1791
sales-jp@aldec.com
www.aldec.com

 

Ask Us a Question
x

Ask Us a Question

x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.