...
...

アルデック、HES-7 ASICプロトタイピングプラットフォームにARM Cortex-A9のサポートを追加

Date: 2012/12/10Type: Release

Henderson, NV - 2012年12月10日 – Aldec, Inc. (以下アルデック) は、増え続けるハードウェアとソフトウェアの検証エンジニアの要望に応えるというミッションのもと、ARM®のデュアルコアCortex™-A9 MPCore®のアプリケーション開発および検証をASICプロトタイピングプラットフォームHES-7™でサポートします。HES-7はXilinx Virtex-7 2000TとZynq™-7000 All Programmable SoCを搭載し、メディアインタフェースをサポートするペリフェラル、メモリおよびコネクタを持ち、多種多様なSoCアプリケーションを開発できるように拡張可能です。

 

HES-7 ASICプロトタイピングプラットフォームではXilinxから提供されるオープンソースのLinux、AndroidおよびFreeRTOSのソリューションも利用できます。HES-7はARM Cortex-A9でアプリケーションソフトウェアを開発する人にとって必要なものをすべて備えたSoCプラットフォームです。これらのアプリケーションを、400万から9,600万ASICゲートまで拡張可能な容量を持つHES-7に実装することで、ハードウェアエンジニアとソフトウェアエンジニアが同居する設計チームにも対応する強力な検証プラットフォームが完成します。

 

Cortex-A9を活用

設計ではCortex-A9プロセッサの順次処理能力で負荷の高い計算やオペレーティングシステムを処理すると同時にHES-7の並列処理能力も活用できるので、ビデオ、通信、制御系、ブリッジングなど幅広い市場のアプリケーションを開発できます。

 

 

市場

利用可能なアプリケーション

HES-7™

ARM® Cortex™-A9

 

ビデオ

ビデオ/画像キャプチャ・処理

信号の符号化/復号

アルゴリズム実装

オペレーティングシステム

グラフィックのオーバーレイ

解析と加工

 

通信

データ変換

デジタル・プリディストーション

接続

オペレーティングシステム

リアルタイム処理

パラメータ更新

 

制御系

データ取得

位置計算

ヒューマンマシンインタフェース、グラフィックス

システムインタフェース、制御

浮動小数点処理

診断

 

ブリッジング

画像キャプチャおよび処理

グラフィカルユーザインタフェース

信号の符号化/復号

画像解析

モータの方向

システムインタフェース、制御

 

基本的なSoC用ペリフェラル

新しいSoCペリフェラルは、実際のスティミュラスをHES-7 ASICプロトタイピングプラットフォーム上のテスト対象デザイン (DUT) に送れるようにするインタフェースです。ユーザーはギガビットEthernetトランシーバでネットワークアプリケーションを開発したり、802.11 b/g/nの無線LANやBluetooth® v2.1などで無線システムを開発したり、ハイパフォーマンスHDMIトランスミッタでホームエンタテインメント製品を開発したりすることができます。またメモリとコネクタを使うことで、現在主流のメモリインタフェースに読み書きできるデータストレージを追加したり、HES-7に外付けハードウェアを接続したりすることができます。

 

販売について

ARM Cortex-A9をサポートするHES-7は現在販売中です。業界最高レベルの1年間保証付きです。現在デュアルFPGA搭載のHES-7をご利用頂いているお客様には、ARM Cortex-A9ドーターカードと追加ペリフェラルを追加費用なしで提供致します。シングルFPGA搭載のHES-7をお持ちのお客様には、基本SoCペリフェラルのドーターカードを追加費用なしで提供致します。

 

Configuration Capacity
(Up To)
FPGA FPGA I/O Connectivity Price
I/O /LVDS GTX
HES-7
XV690
4M
ASIC Gate
1
XV690
240/120 FPGA1 16 FPGA1

1,999,500円
(税別)

HES-7
XV1380
8M
ASIC Gate
2
XV690

240/120 FPGA1
480/240 FPGA2

16 FPGA1
28 FPGA2
2,999,500円
(税別)
HES-7
XV2000
12M
ASIC Gate
1
XV2000
240/120 FPGA1 16 FPGA1 3,999,500円
(税別)
HES-7
XV4000
24M
ASIC Gate
2
XV2000
240/120 FPGA1
480/240 FPGA2
16 FPGA1
28 FPGA2
6,999,500円
(税別)
HES-7
Backplane
96M
ASIC Gate
8
XV2000
240/120 FPGA1(3,5,7)
480/240 FPGA2(4,6,8)
16 FPGA1(3,5,7)
28 FPGA2(4,6,8)
お問い合わせください

 

HES-7 ASICプロトタイピングプラットフォームの仕様や拡張機能など詳細については、次のURLをご覧ください。

www.aldec.com/jp/products/prototyping/hes-7

 

HES-7でのプロトタイピング

  • ASICゲートは400万から9,600万ゲートまで柔軟に設定可能
  • FPGA構成はシングルまたはデュアル、複雑なパーティショニングを削減
  • 独自仕様でないドーターカードコネクタ

 

Xilinx Zynqのサポート

  • ARMのデュアルコアCortex-A9 MPCoreマイクロプロセッサを使用
    • 最大周波数1GHz
    • NEON Extensionと単精度・倍精度浮動小数点ユニットによる拡張
    • L1キャッシュは命令用に32kB, データ用に32kB
    • FPGAロジックを持つ統合処理プラットフォームで部品表 (BOM) を40以下に削減
  • Xilinxの提供するフリーのオープンソースLinux, AndroidおよびFreeRTOSソリューションを利用可能

 

基本的なSoCペリフェラルの詳細

  • メディアインタフェース – Ethernet PHY 10/100/1000, Wi-FiおよびBluetooth, USB 2.0 DEVICE, USB 2.0 HOST, USB 2.0 OTG, HDMIおよびオーディオコーデック (ステレオスピーカーとMICインタフェース)
  • メモリ – SDソケット, SPIフラッシュ, I2Cフラッシュ, NANDフラッシュ, SO-DIMM DDR2
  • コネクタ – ARMデバッグ, RS232, I2C, SPIおよびGPIO
  • Xilinx Zynqと組で、追加のDDR3メモリペリフェラル

 

アルデックについて

アルデック(本社 Henderson, Nevada)は、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、デザインルールチェック、IPコア、DO-254機能検証および軍事/航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com


Aldecはアルデックの商標です。その他全ての商標または登録商標は各所有者に帰属します。

Media Contact: アルデック・ジャパン株式会社
宮島 健
03-5312-1791
sales-jp@aldec.com
www.aldec.com

 

Ask Us a Question
x

Ask Us a Question

x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.