Event Details

モジュール結合の複雑さを解消！SystemVerilog Interface 初級セミナー
Date: Wed, September 30, 2026
Time: 3:00 PM - 4:00 PM (JPT)

 

従来のVerilog HDLにおける複雑なポート結合は、バグの温床になりやすく、コードの可視性を下げる要因でした。SystemVerilogのInterfaceを導入することで、何百本もの信号線を一つのオブジェクトとしてカプセル化し、設計/検証の生産性を劇的に向上させることができます。
本ウェビナでは、信号線の接続を劇的にシンプルにしコードの可読性と再利用性を高めるInterface機能の基礎から、テストベンチへの応用までを実例を交えて紹介します。モジュール間のスパゲティコードから脱却し、スマートな設計/検証スタイルを身につけましょう！