Event Details

UVMに挑戦してみよう！
Date: Thu, May 21, 2025
Time: 3:00 PM - 4:30 PM (JPT)

 

通常、ハードウェア設計者は仕事が非常に忙しく、新しいメソドロジを試してみる時間がほとんどありません。 残念なことに、UVM (Universal VerificationMethodology) の公式ドキュメントは検証エンジニアによって検証エンジニア向けに記載されており、高レベルの機能に集中しており、UVM テストベンチをデザインに接続するなどの下位レベルの詳細は完全に無視されています。 本ウェビナーは、簡単なデザインを使用して仮想インターフェイスから、Sequencer, DriverなどUVMの主要コンポーネントを説明します。