Event Details

cocotbによるVHDL/SystemVerilog RTL検証環境
Date: Wed, May 20, 2026
Time: 3:00 PM - 4:00 PM (JPT)

 

～ Pythonで記述できるテストベンチ ～

cocotbは、Pythonを使用してVHDLおよびSystemVerilog /Verilogのデザインを検証するためのコ・ルーチンベースのコ・シミュレーションテストベンチ環境です。これはオープンソース環境であり、Githubでホストされています。UVMと同じ再利用と機能検証の概念を使用しますが、Pythonで実装されています。本ウェビナーでは、cocotbを紹介概説します。