Event Details

FPGA デザイン検証を一言で言うと　第3弾
Date: Wed, December 17, 2025
Time: 3:00 PM - 4:00 PM (JPT)

 

FPGA テクノロジの進化に伴い、従来のプログラマブルロジック領域に CPU、GPU、高速ペリフェラルなどが加わり、デザイン検証はますます困難になっています。FPGA テストを実機検証だけで行う場合、セーフティクリティカルデザインでは明らかに不十分であり、FPGA チームは高度なデザイン検証方法論と手法を採用して、独自の検証プロセスを開発しています。
本ウェビナシリーズの最後となる今回は、スコアボードやチェッカー、ファンクショナルカバレッジ、アサーションなど高度な検証ソリューションを紹介します。また、Riviera-PRO によるトランザクションベースのデバッグやユニットリンティング機能、リグレッションテストについても紹介します。