Event Details

高度なスタティックリンティングによるデザインパフォーマンスの最適化
Date: Wed, October 29, 2025
Time: 3:00 PM - 4:00 PM (JPT)

 

高速FPGAデザインでは、高いクロック周波数だけでなく、慎重に最適化されたRTL設計も必要になります。高度なリンティングは数百ものデザインルールに照らし合わせてコード内の隠れた問題を検出するスタティックRTLコード解析プロセスになります。コード品質の向上に加え、高度なリンティングは高速FPGAデザインの周波数、消費電力、面積の目標達成に重要な要素である性能最適化に直接貢献します。
ALINT-PROは設計者が設計サイクルの早期で潜在的なボトルネックを特定して修正することに役立ち、FPGAベンダツールで時間が掛かる実装およびタイミングクロージャの削減に貢献します。本ウェビナでは、ALINT-PRO を使用した高度なリンティングの適用方法と効果について紹介します。