Event Details

SystemVerilog の検証では何が出来る？
Date: Wed, September 27, 2023
Time: 3:00 PM - 4:30 PM (JPT)

　

UVMなどのSystemVerilogを使用した検証メソドロジにより、RTL段階での検証効率が向上すると聞いたことはあっても、SystemVerilogで何が出来るのか、どのように使用するのか把握していない設計者も多いのではないでしょうか
本セミナーでは、SystemVerilog の検証に関する基本的な機能と有用性についてサンプルデザインを用いて紹介いたします。

1. デザイン概要
2. UART テスト環境
3. アサーション　(SVA & PSL)
4. ファンクショナルカバレッジ
5. ランダムテストベンチ
6. DPI-C

このウェビナーは日本語で行われますのでご了承ください。