アルデックとTamba Networks、The Trading Show 2018でUltraScale+ FPGA向けの超低レイテンシのEthernetソリューションをリリース

Date: 2018/05/02Type: Release

Chicago, IL. – 2018年5月2日 – ASIC/FPGAデザイン向けHDL混合言語シミュレーションとハードウェア・アシステッド・ベリフィケーションのパイオニアである Aldec, Inc. (以下「アルデック」)は、同社のUltraScale+搭載ボード『HES-XCVU9P-QDR』と Tamba Networks の 10G Ethernet MAC IP コアを組み合わせて、超低レイテンシ(ULL)のEthernetソリューションを開発しました。QSFP28チャンネルを用いてラウンドトリップレイテンシを56ns以下としたEthernetを実現しています。

 

アルデックのマーケティングディレクターLouie De Lunaのコメント:
「高頻度取引(HFT)の会社は金融市場で戦っていく武器として最速・最新の技術を必要としています。FPGAは何百万もの論理ゲートを用いて超並列アーキテクチャと決定論的動作でネットワークデータを処理できる回路を組むことができます。そのためFPGAは安定してナノ秒単位のEthernetレイテンシを実現できます。Tamba Networksと共同開発したのは、高度に最適化したFIFO + MAC + PCSを最新の Xilinx® UltraScale+™ アーキテクチャ上に実現したFPGAソリューションです。」

                                                                                                                                                                                                

Tamba Networks社長Soren Pederson氏のコメント:
「近年、取引処理のレイテンシを切り詰めようとしている金融取引会社にとって、レイテンシが大きな競争力になってきていて、そのためソフトウェア中心の取引からハードウェア化による高速取引へとトレンドが移ってきています。5年前にEthernet IPをリリースしてから、当社の低レイテンシ・ソリューションは金融市場で大きな人気を博しています。今の優位な地位は特徴はアルデックのような高品質なハードウェア・プラットフォームを持つ会社がいなければ不可能でした。」

 

アルデックの HES-XCVU9P-QDR ボードには Xilinx® Virtex™ UltraScale+ XCVU9P FPGA と、100 Gb/s の QSFP28 ケージ2本が搭載されています。再構成可能なFPGAに、QDR-II+またはDDR4のメモリモジュールを積むことで、PCIeインタフェース・プロトコルを利用した高スループットのアルゴリズム・データ処理が実現しました。ハーフサイズのロープロファイル PCIe x16 のボードは1Uラックに搭載可能で、エンタープライズ・ラックマウントシステムに容易に収まりますので、パフォーマンス密度を最大限高めることができます。

 

Tambaの10G Ethernet MAC IPはIEEE準拠、設定可能なDIC付きIPG、プリアンブルサイズが可変、SOPサイドバンド信号としてのプリアンブルコンテンツ、ポーズポートとPFC、PTP/1588、パッド挿入、ジャンボフレーム、統計アグリゲーション、システム・コア・PMAバス幅が変更可能、および業界最小のレイテンシ・消費電力・ゲート数、などの特徴があります。

 

アルデックの HES-XCVU9P-QDR は販売可能です。技術仕様はこちらからダウンロードできます。アルデックのHFTボードには高機能RTLシミュレータ『Riviera-PRO』とデザインルールチェッカ『ALINT-PRO』もバンドルすることができます。

 

このソリューションは2018年5月9~10日に米国シカゴで開催される The Trade Show 2018 のアルデックのブース(番号112)とTamba Networksのブース(120)で展示します。

 

The Trade Show 2018で、アルデックは5月9日の11:00から「高速FPGAシステム設計のベストプラクティス」と題してプレゼンテーションを行います。お見逃しなく。

 

アルデックについて

アルデックは米国ネバダ州ヘンダーソンに本社を置く、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、SoC/ASICエミュレーション・プロトタイピング、デザインルールチェック、CDC/RDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証、組込みソリューション、ハイパフォーマンスコンピューティングおよび軍事/航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com

 

Tamba Networksについて
シリコンバレーに本拠を置き、製品としてはシリコン実証済みのEthernetおよびInterlakenのソフトIPコアをラインアップしています。Tambaは堅実なIP開発手法を採用、品質・IPプロトタイピング・総合的技術サポートに大きな投資を実施し、製品の市場投入の迅速化、インテグレーションのリスクの軽減に貢献、さらに競合とは一線を画す高性能を達成しています。詳しくは、http://www.tambanetworks.com をご覧ください。



Printed version of site: www.aldec.com/jp/company/news/2018-05-02/399