システムとハードウェアのライフサイクルデータ間の完全なトレーサビリティ

AldecのSpec-TRACER™ 2020.3リリースは、IBM® Requirements Engineering DOORS® Nextとの統合を追加することにより、システムとハードウェア開発チーム間のコミュニケーションギャップを埋めます。

Henderson, Nevada, USA – 2020年4月8日 – HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec、Inc.（以下「アルデック」）は、一般的なシステムエンジニアが使用するIBM® Requirements Engineering DOORS® Next製品とのデータ交換をサポートするために、人気の統一要求ライフサイクル管理EDAツールであるSpec-TRACER™を強化しました。この新しい統合により、ハードウェアチームは機能仕様の変更を即座に確認できるだけでなく、DO-254やISO26262などの安全規格のトレーサビリティ要求への適合もはるかに容易になります。

アルデックのDO-254プログラムマネージャー Janusz Kitelchは次のように述べています：
「Spec-TRACERは、さまざまなソースから幅広いプロジェクトアーティファクトをキャプチャする手段を常に提供してきましたが、今回のIBM DOORS Nextとの統合によりシステムとハードウェアチーム間のより緊密なコラボレーションが可能になりました。特に航空電子工学などの安全が重要なアプリケーションでは、変更管理プロセスがトレーサビリティデータによって支えられていることが重要です。」

Spec-TRACERは、IBM DOORS Nextの成果物とトレーサビリティデータをキャプチャするだけでなく、要求とハードウェア設計データ間の関係をDOORSにエクスポートして戻すことができるため、システムエンジニアは要求カバレッジステータスを監視できます。

その他の新機能には、チーム内のすべてのSpec-TRACERユーザーに同じパーサー設定を強制する機能（これはコラボレーショのレベルをとチームの効率を高めるのに役立ちます）、およびキャプチャプロセス中に要求カバレッジの検証を無効にする機能が含まれています
Kitelchは次のように述べています：
「プロジェクトのスタート直後は、様々なソースから様々なタイミングで要求が出てくるため、存在しない関係、属性の欠落、要素の重複、値の誤りなどについて、多くの警告が表示される可能性があります。ほぼ全ての要求が揃って、これらの関係がかなりよく理解されていると確信出来てから要求カバレッジ検証を再度有効にできます。」

Spec-TRACERには2020.3リリースのリリースに伴い、他デザイン、検証、トレーサビリティデータとともにIBM DOORSアーティファクトを含めることができるプロジェクトドキュメントの準備に役立つレポートデザイナーも搭載しています。

Spec-TRACER 2020.3の ダウンロードと評価ができるようになりました。

Spec-TRACERについて

Spec-TRACER™は、FPGAおよびASIC向けに特別に設計された統合要求ライフサイクル管理ソリューションです。Spec-TRACERは、要求管理、トレーサビリティ、テスト管理、影響分析、レポート作成を容易にしWindowsベースのHDLデザインおよびシミュレーションツールとシームレスに統合します。 Spec-TRACERは、企業が要求エンジニアリングプロセスを合理化、開発サイクルの最適化、コラボレーションの改善、リスクとコストの削減することに役立ちます。

Aldecについて

アルデックは米国ネバダ州ヘンダーソンに本社を置く、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、SoC/ASICエミュレーション・プロトタイピング、デザインルールチェック、CDC/RDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証、組込みソリューション、ハイパフォーマンスコンピューティングおよび軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com