HES-DVMで生成されたSystemC ラッパには、DUTのI/O信号のリストにないインタフェース信号がいくつかありますが、これらの信号の目的は何ですか？

sc_core::sc_signal<bool> p0; sc_core::sc_signal<bool> p1; . . sc_core::sc_signal<bool> p63;

アンサー

p0、p1、... p63信号は、HESマッピングファイルから取得されます。 これは、ハードウェアのDUTインターフェイスの各ビットを参照する方法です。 実信号への連結は、SystemCまたはVHDL/Verilogラッパーで行われます。