« Prev | Next » Warning: 標準波形では SLP 信号 <信号名> をトレースできません。高速表示波形を使用してください。 概要 イニシャライズシミュレーションを実行し、標準波形に信号を追加すると、上記のワーニングが通知されます。そのままシミュレーションを実行すると、信号値ではなくクエスチョンマーク？が表示されます。どこが間違っているのでしょうか？ 対応 標準波形は Verilog 信号の最適化 (SLP)をサポートしていません。Verilog 最適化機能を使用したい場合は、高速表示波形を使う必要があります。標準波形を使用したい場合は、Verilog 最適化機能を無効にしてください。 Verilog 最適化機能を無効にするには GUIでの設定: Design | Settings を選択します。 Simulation | Verilog にて Verilog Optimization のチェックを外します。 バッチモード/スクリプトでの設定: asim コマンドに -o2 オプションを付けてください。 例: asim -o2 .... Verilog 最適化機能を使用するには 標準波形から高速表示波形に切り替えます。 Tools | Preferences を選択します。 Editors | Waveform Viewer/Editor にて Accelerated Waveform Viewer を選択します。 標準波形のフルサポートは、Active-HDL 10.3 32bit版までで、10.4 32bit版からは 10.3以前のバージョンで生成された標準波形 .awf を読み込んで表示することができますが、編集モードは使用できません。次期バージョンからは標準波形は未サポートとなります。 Previous article Next article
