Xilinx VIVADOからRiviera-PROをデフォルトシミュレータとして起動する方法

概要

本アプリケーションノートでは、Xilinx Vivado™からRiviera-PROを起動して、ビヘイビアとタイミングシミュレーションを実行する方法を説明します。本ドキュメントでの動作はRiviera-PRO 2015.02とXilinx Vivado 2015.1で確認を行っています。この統合により、ユーザはVHDL, Verilog, 混在言語およびSystemVerilog (Design) のシミュレーション実行のデフォルトシミュレータとしてRiviera-PROを使用することが可能です。

Riviera-PROにXilinxライブラリのインストール

正常にシミュレーションを実行するには、デザインに関連するXilinx VIVADOバージョンのVHDL、Verilog または両方のシミュレーションライブラリをRiviera-PROにインストールする必要があります。現在インストールされているライブラリの確認は、Librariesウィンドウで確認できます。このツールは、ViewメニューのDesign Management Windowsカテゴリで利用可能なLibrariesオプションを選択することによってアクセスすることが可能です。ライブラリは使用するRiviera-PROのバージョン用にコンパイルされている必要があります。

ライブラリを入手するいくつかの方法：

VivadoからRiviera-PROを起動するための手順

1. ％PATH％環境変数にパスを追加します。正しく％PATH％変数を設定出来ているかの確認には、Windowsはコマンドプロンプト開き"path"をタイプ後にENTER キーを押します。Riviera-PROインストールディレクトリへのパスは、コマンド出力で存在しているか確認してください。

   

   注意: Vivado がすでに起動している状態でパスを設定した場合、Vivado 内部で新しいPATH 変数を有効にするためにVivado を再起動する必要があります。

2. Vivado環境で、ToolsメニューからXilinx Tcl Storeオプションを選択し、Installedタブに切り替え、Riviera-PROシミュレータプラグインがインストールされていることを確認します。まだインストールしていない場合には、Allタブに切り替えてRiviera-PROプラグインのInstallボタンをクリックします。

3. Xilinx VIVADO プロジェクトマネージャにて、プロジェクトを作成または開きます。

4. Flow Navigator から、Simulation Settings アイテムをクリックします。

5. Project Settings ウィンドウのSimulation カテゴリで、Target Simulator をRiviera-PRO Simulator に変更します。

6. Compilationタブ内で、Verilog とVHDLのコンパイラオプションの設定が可能です。

   

   注意: VHDLファイルのコンパイル時にLRMの厳格なチェックを緩和する必要がある場合には、riviera.compile.vhdl_relaxチェックボックスにチェックを入れます。

7. Elaboration とSimulation タブでは、シミュレーションに関する引数などを設定することができます。たとえば、全ての信号をシミュレーションデータベースに保存したり、信号へアクセス権限を与えたり、シミュレーション時間などが設定可能です。

   

8. すべての必要なオプションの設定が完了したらApply とOK をクリックします。

   注意: シミュレーション作業中にRiviera-PROのバージョンが更新された場合、Aldec 社シミュレータの以前のバージョンで作成されたファイルを削除するために、Project Settings ウィンドウのSimulation カテゴリでClean Up Simulatiオプションを使用する必要があります。

9. Flow manager パネルからRun Simulation アイテムをクリックし、実行したいシミュレーションのタイプを選択します。

   

10. これで、Riviera-PRO は起動します。Vivado は上記手順で指定した設定に基づいて、コンパイルとシミュレーション用のDO マクロスクリプトを生成します。

11. Riviera-PRO は、自動生成されたDO マクロで実行を開始し、シミュレーション結果を表示するために波形ウィンドウを起動します。