アルデックはXilinx®と協力して、Verilog/SystemVerilogで作られたIPを組み込んだデザインをVHDL限定ライセンスでも(Verilogライセンスを追加購入しなくても)シミュレーションできるように、言語非依存ライブラリを提供しています。この言語非依存ライブラリはVHDL限定のお客様用に透かしが入っており、 アルデックのウェブサイトからダウンロードできます。ただし、このライブラリを使用するには、ライセンスファイルに言語非依存ライブラリ機能を追記しておく必要があります。この機能については、sales-jp@aldec.comまでお問い合わせください。

Ask Us a Question
Ask Us a Question
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.