Altera®用言語非依存ライブラリ

はじめに

Altera®の提供するIPの一部には、Verilog/SystemVerilog IPが組み込まれており、そのためシミュレーションにVerilogライセンスが必要になります。混合言語ライセンスやVerilogライセンスのユーザであれば問題ありませんが、VHDL限定ライセンスの場合、このIPはVerilogシミュレーションライセンスが必要なのでシミュレーションすることができません。

アルデックはAltera®と協力して、Verilog/SystemVerilogで作られたIPを組み込んだデザインをVHDL限定ライセンスでも(Verilogライセンスを追加購入しなくても)シミュレーションできるように、言語非依存ライブラリを提供しています。この言語非依存ライブラリはVHDL限定のお客様用に透かしが入っており、アルデックのウェブサイトからダウンロードできます。ただし、このライブラリを使用するには、ライセンスファイルに言語非依存ライブラリ機能を追記しておく必要があります。この機能については、sales-jp@aldec.comまでお問い合わせください。

Ask Us a Question
x

Ask Us a Question

x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.