トレーサビリティ トレーサビリティは、あらゆるデザインと検証の要素を上流の要求にマッピングして、作成・テストされたもののベースに要求があるかどうかを確認する作業です。トレーサビリティは回路基板要求、FPGA要求、概念設計、HDLデザイン、ポストレイアウト・デザイン、検証テストケース、テストベンチ、テスト結果同士の相関関係です。ダウンストリーム・トレーサビリティは、上流から下流の順でプロジェクト要素全部のマッピングと相関関係を見えるようにするレポート作業です。アップストリーム・トレーサビリティは下流から上流へと進むレポートです。 トレーサビリティは、航空、工業、自動車、医療、原子力など、セーフティクリティカルなアプリケーションで必須とされる場合が多くなっています。Spec-TRACERは次のようなプロジェクト要素同士でトレーサビリティが可能です。 回路基板要求（またはさらに上流の要求） FPGA要求 HDLソースコード（特定のプロセス、関数または出力割り当て） 合成・配置配線のファイルとレポート テストケース テストベンチのコード テスト結果（ログファイル, 波形, コードカバレッジレポート, HTMLレポート） Spec-TRACERは個別または全体のトレーサビリティ・マトリックスを自動生成します。次の画面は全体トレーサビリティ・マトリックスの一例です。全体トレーサビリティ・マトリックスはクロスナビゲーション機能があり、マトリックス内で要求、RTLソースコード、テストケース、テストベンチコード、ファイル、レポートなどを閲覧・点検・調査できます。
