要求の取り込み

要求は意図したFPGAやASICの機能を記述したもので、あらゆるデザイン・検証作業の基礎となります。要求取り込み(Requirement Capture)はFPGAデザインで意図した機能を文による要求として集め、作成するプロセスです。このプロセスでミスが出て発見されなかった場合、その後の開発サイクルに影響が及び、結果としてバグが発生したり機能が完成しなかったりすることがあります。プロジェクトの初めから終わりまで一貫して要求を管理するシステムを持つことが成功する開発チームの秘訣です。Spec-TRACERは開発チームが要求を一括して管理できるように、次の機能を備えています。

 

 

Spec-TRACERでは、最先端のGUI上で要求を作成・管理・追跡できます。下に示すように、要求のコード、名前、説明(文・図・表)、属性がすべてツール環境上にキャプチャされます。Safety Impact, Review Status, Cost, Priority, Verificationなどの属性はすべてユーザーが独自に設定可能です。そのため要求により多くの意味を付与できます。こうした機能はプロジェクト管理には欠かせません。

 

image002_requirement_viewer_690

 

Spec-TRACERの要求レビューワ(Requirement Reviewer)は、チェックリストと対照してのレビューをスムーズにするツールです。レビュー中の項目、レビューを行う人、レビュー日、レビューの状況、修正作業項目など、レビュー活動を効率的に記録していくことができます。

 

 image003_requirement_capture_756

 

Spec-TRACERではプロジェクトのマイルストーンが完了したらベースラインを作成できます。トレーサビリティも含めて、要求レベルでベースラインを比較できるようになります。複数のベースラインで要求の変更を分析して、どの要求バージョンがBaseline 1やBaseline 2と等しいか、等しくないか、存在するか、などを判断できます。

 

 image004_requirement_capture_540



Printed version of site: www.aldec.com/jp/solutions/requirements_management/requirements_capture