FPGAデザイン作成とシミュレーション

Active-HDL™はWindows®で動作するチーム環境向けFPGAデザイン作成およびシミュレーションの統合ソリューションです。Active-HDLの統合デザイン環境(IDE)には、完全なHDLおよびグラフィカル・デザインツールとRTL/ゲートレベルの混合言語シミュレータがあり、FPGAデザインを短期間で開発から検証までできるようになっています。

デザインフロー・マネージャはデザインエントリ、シミュレーション、合成およびインプリメンテーションの間で120種類以上のEDAツールやFPGAツールを起動できますので、開発チームはFPGAデザインプロセスにおいて一貫して同じプラットフォームを維持できます。Active-HDLはAltera®、Atmel®、Lattice®、Microsemi™(Actel)、Quicklogic®、Xilinx®など、主要なFPGAデバイスをすべてサポートしています。

ActiveHDL_graphic

主な機能と利点

プロジェクト管理

グラフィカル/テキスト・デザインエントリ

シミュレーションとデバッギング

HTML/PDFドキュメンテーション



Printed version of site: www.aldec.com/jp/products/fpga_simulation/active-hdl