ハイブリッド検証プラットフォーム

HES-DVM™は全自動・スケーラブルなSoC/ASICデザイン向けハイブリッド検証環境です。SCE-MIやTLMなど最新の協調エミュレーション規格と最新のFPGAテクノロジを活かして、ハードウェアとソフトウェアの開発チームにおいては、デザインのハードウェア・プロトタイプを早期に準備できるようになります。両チームが同じ場所で協力し合うことで、RTL精度を持つ高抽象度のコードと高速化機能の高いSoCエミュレーション・モデルを開発・検証できるようになり、その結果テスト時間とシリコン・リスピンのリスクが削減できます。

 

1プラットフォームで何通りものソリューション

HES-DVM™では、シミュレーション・アクセラレーショントランザクション・レベル協調エミュレーションインサーキット・エミュレーションなど色々な応用モードでチップレベルやシステムレベルのSoC/ASICデザイン検証を実行可能です。この応用モードを使うことで、ハードウェア・ソフトウェア協調検証などTLMラッパーと高速AXI/AHBバス・トランザクタを活用する多くのアプリケーションでは、ハードウェア内に搭載されたデザインを仮想プラットフォームと接続することができるようになります。こうしたエミュレーションと仮想プラットフォームのハイブリッドと、最新の組み込みプロセッサや標準ペリフェラル、OSプラットフォームなどを組み合わせることで、開発に応用できるSoC環境ソフトウェアが完成します。

FPGAで実行中のモジュール内部を100%可視化できるパワフルなデバッグ・ツールが付属し、HES-DVMエミュレーション・プラットフォームはRTLシミュレータと同じくらい使い勝手のよいツールです。

 

スケーラビリティと再利用

スケーラビリティはHES-DVM™のプロジェクトのバックボーンとなる基本概念で、当社のソリューションの独自性の源泉です。FPGAテクノロジの発展は非常に速く、常に最先端の技術を採り入れるのが賢いやり方です。アルデックは、固定化した専用のハードウェア・エミュレーション・プラットフォームにこだわるのではなく、次世代のFPGAテクノロジにすぐ移植できて、社内開発のカスタム・プロトタイピング・ボードに適用できるオープン・アーキテクチャを開発することに決めました。スケーラビリティと再利用は次の分野に反映されています。

 

主な特徴

サポートするボード

 

検証インタフェース

 

デザインの自動セットアップ

 

デバッギング機能



Printed version of site: www.aldec.com/jp/products/emulation/hes-dvm