アルデック、DVCon India 2017に出展 - オープンソースQEMUの機能拡張によりSoC検証を加速

Bengaluru, India – 2017年9月12日 – ASIC/FPGAデザイン向けHDL混合言語シミュレーションとハードウェア・アシステッド・ベリフィケーションのパイオニアである Aldec, Inc. （以下「アルデック」）は、オープンソースのエミュレータ QEMU™ をハードウェア・アシステッド協調エミュレーションで拡張したソリューションを、2017年9月14～15日にインドのバンガロールで開催される DVCon India Conference and Exhibition で展示します。

QEMUはソフトウェアを命令精度で実行可能なオープンソースの仮想マシンエミュレータとして人気を博しています。QEMUを利用すれば、ソフトウェアアプリやドライバを仮想マシン上でエミュレーションすることで、最終的な RTL IP がないプロジェクトの早期段階でも、ソフトウェアの一般的なバグを発見できます。ただし、QEMUだけの環境では低レベルのハードウェア依存性を見逃すこともありえます。

アルデックのマーケティング部門ディレクター Louie De Luna のコメント:「弊社はQEMUとHESエミュレータを接続するためのSCE-MI/TLMとTLM/QEMUのブリッジを開発して、検証性能を向上させ、SoCレベルでのRTLデバッグ能力を高めました。このハードウェア・アシステッド・ソリューションでなら、ダミーのパッチがなくてもソフトウェアとRTLの両方が検証可能で、隅々までカバーする総合的なSoC検証できるようになります。」

このようなハイブリッド協調エミュレーションプラットフォームは検証工程を高速化します。しかも、SoCのRTLが完成してプロトタイピングの準備が整う前に、ハードウェアチームとソフトウェアチームのどちらでも利用できるテストプラットフォームが出来上がります。これが生産性を高められる検証のもうひとつの「シフトレフト（前倒し）」手法です。

アルデックのベリフィケーション・スペクトラムはブース#105でご覧になれます。

• シミュレーション - UVMをサポートする高機能混合言語シミュレータ
• DRC/CDC解析 - デザインルールチェック（DRC）とクロックドメイン交差（CDC）検証を統合したプラットフォーム、SystemVerilogデザインルールもサポート
• エミュレーション - QEMUによるハードウェア・アシステッド協調エミュレーション。LINUX OSをブートして画像フィルタリングアプリケーションを実行
• 物理プロトタイピング – マルチFPGAでのデザインパーティショニング技術

QEMUとHESプラットフォームによるハードウェア・アシステッド協調エミュレーションについて

SoCの検証には、信頼できるハードウェア・ソフトウェア協調検証技術が不可欠です。QEMUはジェネリックでオープンソースのマシンエミュレータで、ハードウェア・アーキテクチャとして ARM® Cortex® ファミリなどをサポートします。アルデックの HES™ エミュレーションプラットフォームと接続することで、SoCデザイン向けハイブリッド協調エミュレーションプラットフォームが構築できます。

HESエミュレーションプラットフォームでは、合成可能なSystemVerilogまたはVHDLで書かれたデザインのどの部分でもエミュレーションできます。SoCデザインの中でもエミュレーションの対象として選ばれることが多いのは、社内で独自に設計・実装したカスタムのサブシステムです。汎用のプロセッサ・サブシステム（CPU）などは、たいていの場合サードパーティのIPベンダからハードIPまたはRTLの付属しないネットリストファイルで用意されています。QEMUはそのような標準コンポーネントをエミュレーションして組込みファームウェアやソフトウェアのテストを実行できます。QEMUがHESエミュレーションプラットフォームと簡単に接続できるようになったことで、SoCのすべてのサブシステムを同時に検証できるようになります。

アルデックについて

アルデックは米国ネバダ州ヘンダーソンに本社を置く、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、ハードウェア・アシステッド・ベリフィケーション、SoC/ASICプロトタイピング、デザインルールチェック、CDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証、組込みソリューションおよび軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com