アルデック、Xilinx UltraScale FPGAベースのプロトタイピングボードを発表、最新リリースのHES-DVMでシミュレーション・アクセラレーションとエミュレーションも使用可能に

Date: 2017/02/28Type: Release

Henderson, Nev. – 2017年2月28日 – ASIC/FPGAデザイン向けHDL混合言語シミュレーションとハードウェア・アシステッド・ベリフィケーションのパイオニアである Aldec, Inc. (以下「アルデック」)は、HES™ プロトタイピングボードの最新版「HES-US-440」と、同製品に対応する HES-DVM™ ソフトウェアの最新版をリリースしました。HES-US-440は、最新リリースのHES-DVMと共に使用することで、物理プロトタイピングだけでなくシミュレーション・アクセラレーションやエミュレーション・モードも使用可能になります。

fpga prototyping boardsHES-US-440ボードはアルデックの Xilinx® UltraScale™ FPGAを搭載したHESシリーズに新たに加わった製品です。最大2,600万ゲートの小~中規模のASICデザインと大規模FPGAデザインの物理プロトタイピングを対象にしています。メインチップの Virtex® UltraScale XCVU440 FPGA のほかに、ホストモジュールとして Xilinx Zynq®-7000 の最大デバイスとなるZ100を搭載し、DDR4 SO-DIMM ポート2本はDRAMメモリを64GBまでサポート、FMC HPC標準コネクタを4本持ち、アルデックをはじめとするベンダーのメザニンカードで利用できるペリフェラルでボードが拡張しやすいようになっています。

このボードのリリースと同時に、アルデックはHES-DVMソフトウェアの最新バージョン 2017.02 をリリースしました。HES-DVMは最新のボード上でシミュレーション・アクセラレーションとエミュレーション・モードを可能にするソフトウェアです。HES-DVMの最新リリースでは、HES-US-440上でトランザクションレベルUVMなどのテストベンチを使ったHDLシミュレーションを高速化できます。また、このボードは仮想モデルを利用したハイブリッド協調エミュレーションを実行することもできます。トランザクションレベルでHDLシミュレータや仮想プラットフォームに接続する場合、AccelleraのSCE-MI規格に従い、高速PCI Express x8をホストインタフェースとします。

アルデックのハードウェア部ゼネラルマネージャZibi Zalewskiのコメント:
「アルデックは昨年、 HES-US-1320 をリリースして成功を収めました。このボードは Xilinx UltraScale XCVU440 FPGA を3個搭載し、1枚で最大7,900万ASICゲート、バックプレーンを使えば3億1,600万ASICゲートまで対応します。その後当社には、搭載するFPGAが UltraScale 1個で、パーティションツールを使わずにハードウェア・インループでデザインの検証を支援できる汎用のデスクトップ・プロトタイピング・プラットフォームとなるようなボードが欲しいという引き合いが来ました。今回の新しいHES-US-440は、この要望に対するアルデックの回答で、設計はお客様からのフィードバックや意見を採り入れ、ホストコントローラとしてXilinx Zynqデバイスを採用しました。
ARM® Cortex®-A9 デュアルコア・プロセッサとプログラム可能なFPGAロジックを組み合わせ、自己完結型の埋め込みテストベンチを自分で作成できるようになります。テストベンチはソフトウェアで駆動してARMモジュール上で動き、 Virtex UltraScale FPGAにインプリメントされたデザインにAXIまたはAHBトランザクションを生成します。これは数ある使い方のひとつで、最新のHES-DVMソフトウェアでサポートされるこのボードはデザインの検証工程のどこでも活用可能です。」

 

販売について

HES-US-440HES-DVM™ 2017.02 は現在販売中です。評価をご希望の方は、sales-jp@aldec.com か、または03-5312-1791までお問い合わせください。

 

HES™ プロトタイピングについて

アルデックはXilinxのVirtex UltraScaleとVirtex-7ファミリの最大規模のFPGAを搭載した HES™ プロトタイピングボード のシリーズを提供しています。ボードは BPX バックプレーン と標準の FMC および BPX ドーターカードコネクタで簡単に拡張できるようになっています。

 

HES-DVM™ について

HES-DVM™ はSoC/ASIC開発用の全自動かつスケーラブルなハイブリッド検証環境です。SCE-MIやTLMのような最新の協調エミュレーション規格に準拠し、最新鋭のFPGAテクノロジを採用しています。ハードウェアとソフトウェアそれぞれの設計チームはデザインのハードウェアプロトタイプがすぐに手に入ります。HES-DVMは世界中の検証の現場で、シミュレーション・アクセラレーションハイブリッド・バーチャルプロトタイピングインサーキット・エミュレーション、およびMHzレベルのスピードのソフトウェア検証 など、あらゆる種類のエミュレーションタスクに活用されています。アルデックのハードウェアエミュレーションソリューションについてはこちらをご参照ください。

 

アルデックについて

アルデックは米国ネバダ州ヘンダーソンに本社を置く、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、ハードウェア・アシステッド・ベリフィケーション、SoC/ASICプロトタイピング、デザインルールチェック、CDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証、組込みソリューションおよび軍事/航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。http://www.aldec.com/

Media Contact:          
アルデック・ジャパン株式会社
宮島 健
03-5312-1791
sales-jp@aldec.com



Printed version of site: www.aldec.com/jp/company/news/2017-02-28/330