アルデック、DVCon EuropeでASICのシリコン製造前検証の幅広い工程に焦点を当て、ネットワーク・オンチップ(NoC)をデモンストレーション

Date: 2016/10/11Type: Release

Henderson, NV. – 2016年10月11日 – システムおよびASICデザインのHDL混合言語シミュレーションとハードウェア・アシステッド・ベリフィケーションのパイオニアである Aldec, Inc. (以下「アルデック」)は、2016年10月19〜20日にドイツのミュンヘンで開催されるDVCon Europe Conference and Exhibitionで、シリコンの製造前における検証工程のプレゼンテーションを行います。

 

DVCon Europe では、アルデックは業界で実証された検証手法とソリューションを、スタンフォード大学のダニエル・ウルフ・ベッカーの研究を元に開発されたネットワーク・オンチップ(NoC)デザインを用いて実演します。アルデックのハードウェア検証プロダクトマネージャの Krzysztof Szczur は次のように説明します。「このNoCはメッシュ型のトポロジでデバイス接続ノードとなるルータが並ぶ構成です。ルータの数は自由に決められます。ネットワークはデータパケットを任意のノードペアの間で転送できるので、複雑なシステム・オンチップ(SoC)ASICデザインのバックボーンとして使えます。」

 

ASIC Verification Spectrumアルデックのマーケティングディレクターである Louie De Luna のコメント:

「NoCの構造を持った複雑なデザインの検証には、スタティック・リンティング、高性能HDLシミュレーションとデバッギング、それにエミュレーションなどの検証手法を強固につなげていく必要があります。検証工程はHDLコードの最初の1行が完成したときから始まります。設計者はよくあるバグをスタティック・リントツールで突き止め、コードのクリーン度をチェックできます。そして、UVM検証環境でHDLシミュレーションを完了させ、ストラクチャー・カバレッジとファンクショナル・カバレッジ機能で最高水準のデバッグを行います。最後に、シミュレーションにかかる日数を短縮するために、制約ランダムのテストベンチの長いテストシーケンスをエミュレータで高速化できます。アルデックの35,000人を超えるユーザーコミュニティに対して、アルデックはこのプロセスのどの段階でもサポートすると約束しています。」

 

DVCon EuropeでアルデックのブースNo.304にお越しくださった方には、プロダクトマネージャがその場でNoCデザインサンプルのデモを使いながらシームレスな検証手法を説明します。検証プロセスは以下で構成されます。

 

1. デザインのソースコードのリンティング解析:ALINT-PRO™ の事前定義のチェックポリシーを網羅したライブラリと独自の視覚化ツールでデザイン解析を改善、デザインのバグにつながりやすい違反が理解しやすくなります。デザインの早い段階でリントツールを適用することで、その後の合成とインプリメントでやり直しの回数が減らせます。また、RTLソースコードをクリーンにできるのでコードのメンテナンスと再利用も楽になります。

2. Riviera-PRO™ でHVL/HDLシミュレーション:業界でも上位クラスのVHDL, SystemVerilogおよびUVMのシミュレーション・ソリューション。しかも、UVMツールボックス、UVMグラフ・クラスビューアなどを持つ強力なデバッギングツールも使えます。Riviera-PROはゴールデンモデルからRTLシミュレーション、ゲートレベルシミュレーション、それにタイミングシミュレーションなど、検証のどの段階でも使えます。 

3. HES-DVM™ でUVMシミュレーション・アクセラレーション:HES-DVMは最上位の Xilinx® Virtex-7™ と UltraScale™ FPGAを複数搭載し、トランザクションレベルのシミュレーションとエミュレーションのインターオペラビリティの標準規格であるAccellera® SCE-MIでRiviera-PRO(またはサードパーティのシミュレータ)と接続できるエミュレーション・プロトタイピング・プラットフォームです。参考ホワイトペーパー: Designing UVM Testbench for Simulation and Emulation of Network-on-Chip Design

 

アルデックについて

米国ネバダ州ヘンダーソンに本社を置くアルデックは、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、ハードウエア・アシステッド・ベリフィケーション、SoC/ASICプロトタイピング、組込、デザインルールチェック、CDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証および軍事/航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com



Printed version of site: www.aldec.com/jp/company/news/2016-10-11