アルデック、Riviera-PRO 2015.06バージョンをリリース、FPGA/ASICデザイン用に網羅的なコード・カバレッジ解析手法を実現

Henderson, NV – 2015年7月30日 – Aldec, Inc. （以下「アルデック」）は、混合言語シミュレーション・先進的検証プラットフォームである Riviera-PRO™ 2015.06 バージョンをリリースしました。今回Riviera-PROはコンディション・カバレッジとパス・カバレッジを導入したことで、網羅的なカバレッジ解析を可能にし、FPGAとASICの設計生産性を向上させました。

ファンクショナル・カバレッジとコード・カバレッジの2つは、デザインの中で特に多くのテストが必要な部分をあぶり出すことで検証時間の短縮につなげる、強力なデバッグ手法です。この手法は、どのくらいの量のコードが実行されたか測定し、デザインの中でテストの足りない部分を割り出すことで、生産性を高めます。さらに、Riviera-PROで使用できるカバレッジ解析ツールは完全自動で、ユーザーの途中操作や、デザインやテストベンチの変更は必要ありません。

アルデックのRiviera-PROプロダクトマネージャである Satyam Jani のコメント:「コンディション・カバレッジとパス・カバレッジの機能を追加したことで、Riviera-PROは網羅的なカバレッジ解析が可能なツールとなりました。if-elseやcaseなどの条件文はデザインの中にたくさんのパスを作り出し、スティミュラスはその中の特定のパスへと進路を変えていきます。パス・カバレッジはプログラム実行パスがどの程度網羅されたかを示すデータを出力して、文と分岐のカバレッジ解析の拡張に活かします。同様に、コンディション・カバレッジは条件文に使われている論理式をモニタリング、因数分解することで、エクスプレッション・カバレッジ・データを拡張します。」

販売について

Riviera-PRO 2015.06 リリースは他にも多くの新機能、機能強化、性能改善などが盛り込まれています。さらに詳しい情報やチュートリアル、評価版のダウンロード、新機能プレゼンテーションにつきましては、https://www.aldec.com/jp/products/functional_verification/riviera-pro をご覧ください。

アルデックについて

Aldec, Inc. は米国ネバダ州ヘンダーソンに本社を置き、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、ハードウエア・エミュレーション、ハードウエア・アクセラレーション、FPGAプロトタイピング・システム、デザインルールチェック、CDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証および軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com