アルデック、Fast Trackオンライン・プログラムにアサーションのトレーニングを追加

Date: 2013/02/25Type: Release

Henderson, NV – 2013年2月25日 – Aldec, Inc. (以下アルデック) は最近、デザイン検証のコミュニティ向けに無料で便利なオンライントレーニングポータルFast Track™ ONLINE を開設したことを発表しました。プレミア・トレーニングのFast Track™ to UVM ONLINEでは、SystemVerilogのデザイン・サブセットに詳しいハードウェア設計者に、Universal Verification Methodology (UVM) というまったく新しい世界をご紹介しています。

 

今回、アルデックは Fast Track™ to Assertions という、ハードウェア設計者をプロパティとアサーションとカバーの世界に招待するプログラムを新たに追加しました。用語と概念はすべて時相論理 (アサーションの数学的基礎理論) をテーマにする1つのモジュールの中で分かりやすく解説されています。VHDL (PSL) とSystemVerilog (SVA) を並列に示したアサーションとカバーの実例があります。

 

このオンライン・トレーニングポータルはaldec.comの登録ユーザーなら誰でも無料で利用可能です。アルデックのアカウント登録は簡単です。登録すれば、ワンクリックでイベント登録、サポート、製品ダウンロード、評価ライセンス、過去のウェブセミナー、ホワイトペーパー、アプリケーションノート、その他の資料にアクセスできるようになります。

始めるには、www.aldec.com/jp/onlinetrainingをご覧ください。

 

アルデックについて

アルデック(本社 Henderson, Nevada)は、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、デザインルールチェック、IPコア、DO-254機能検証および軍事/航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com


Aldecはアルデックの商標です。その他全ての商標または登録商標は各所有者に帰属します。

Media Contact: アルデック・ジャパン株式会社
宮島 健
03-5312-1791
sales-jp@aldec.com
www.aldec.com

 



Printed version of site: www.aldec.com/jp/company/news/2013-02-25/183