アルデックがHES-7™で、ASIC プロトタイピングマーケットに参入Xilinx Virtex®-7を活用したHES-7は、最大9,600万ASIC ゲート容量まで拡張可能

Date: 2012/09/17Type: Release

Henderson, NV – 2012年9月17日Aldec, Inc.,(以下アルデック)は、今日のASICプロトタイププロセスの費用を低減する、拡張可能なASICプロトタイプシステムであるHES-7が、即時に提供可能であることを本日発表します。HES-7は、Xilinx® Virtex-7 2000T 3D ICを活用し、単一のHES-7ボードで最大2,400万ASICゲートのデザイン容量を備えています。HES-7は独自仕様ではない高速バックプレーンコネクタを採用して、カスタムドーターボード等の容易な拡張が可能になり、更に、最大4枚のHES-7ボードを相互接続して9,600万ASICゲートのデザイン容量を提供します。

HES7-Top_VirLogo

 

ハードウェア部門のジェネラルマネージャである Zibi Zalewski は次のように述べています。「今日のSoC/ASICプロトタイプチームは、低容量のFPGAを多数搭載した市販のプロトタイプボードを使用しています。これにより、数百万~数千万ゲートのSoC/ASICデザインの実装は、デザイン分割に時間がかかり、ツールの費用が増加する手間のかかるプロセスとなっています。アルデックのデュアルチップHES-7プロトタイピングソリューションを、業界最高レベルのXilinx Virtex-7 2000Tデバイスと一緒に使用することにより、デザインの実装時間を削減し、ツール費用を低減することができます。 」

 

ザイリンクス社のVirtex-7製品ラインのシニアマネージャである Kirk Saban は次のように述べています。「HES-7 製品は、Virtex-7 2000TデバイスとVivado™ Design Suiteの機能を十分に活用しています。我々は、検証時間を加速し、ASICプロトタイププロセスの費用を低減する、強力なテクノロジの組み合わせを提供します。」

 

少数の大容量FPGAを搭載したHES-7が、ASICプロトタイププロセスをどのように改善するかを説明するために、アルデックとザイリンクスは、共同執筆の技術論文“ASIC Verification Using FPGA based Prototyping”を提供しています。

 

1年間保証

HES-7は、SoC/ASICハードウェア検証とソフトウェア検証チームに、品質保証済みのFPGAベースのASICプロトタイピングソリューションを、業界最高の1年間保証付きで提供します。

 

販売状況

HES-7は現在販売中です。価格は、1,999,500円から、400万~9,600万ASICゲートまでの製品構成となります。

 

アルデックについて

アルデック(本社 Henderson, Nevada)は、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、デザインルールチェック、IPコア、DO-254機能検証および軍事/航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com

 


Aldecはアルデックの商標です。その他全ての商標または登録商標は当該各社に帰属します。

Media Contact:

アルデック・ジャパン株式会社
宮島 健
03-5312-1791
sales-jp@aldec.com 



Printed version of site: www.aldec.com/jp/company/news/2012-09-17/131