...
...

HES-EDU_header_715x100

HES-EDU™ハードウェア・エミュレーション・ソリューション

HES_Graph_smallFPGAもASICもデザインサイズや複雑度が増大し続け、それに伴って増え続ける検証へのニーズに対応するために新技術が現れる中で、企業だけでなく大学も、競争力を維持するために最新鋭の検証手法を追い続けなければなりません。

アルデックは特にニーズが大きくなっている高速化エミュレーションに対応する最新ツールとメソドロジを大学に提供しています。今ではSoCのハード・ソフト検証とシステム統合要件が複雑化しているので、ハードウェア・アシステッド・ベリフィケーションが業界標準となってきています。 

HES-EDU™のコンポーネント

HES-EDUはアルデックのハードウェア・アシステッド・ベリフィケーションのバンドル製品で、Riviera-PRO™ (RTL/ゲートレベルシミュレータ), HES-5™ (FPGAボード) と HES-DVM™ (Device Verification Managerソフトウェア) で構成されます。学生も教授陣も、最低限の価格で最新のハードウェア・アシステッド・ベリフィケーションを利用できます。これは教育にも研究にも最適です。

主な機能

  • 高性能RTLシミュレーション・エンジン (Riviera-PRO™)
  • FPGAハードウェアボード: HES-5ボード.. Xilinx Virtex-5  FPGAを搭載 (最大200万ASICゲート)
  • ビットレベルのシミュレーション高速化
  • トランザクションレベル・エミュレーション
  • SCE-MI 2.1トランザクタ・モデル
  • SCE-MI 2.1, SystemC/C/C++のサポート
  • SoCのハード・ソフト協調検証用高機能デバッギングツール
  • 完全なスクリプト環境
  • Linux 32/64ビット, Windows XP, Vista,7,8 (32ビットをサポート)