Riviera-PRO 製品構成
| Features | LV [Hide] | LVT [Hide] | LVT-SV [Hide] |
|---|---|---|---|
| 標準サポート | |||
| VHDL IEEE 1076 (1987, 1993, 2002 および 2008) アルデックのシミュレータはIEEE 1076-1993規格とIEEE 1076™-2002 VHDLを完全にサポートし、新しく公開されたIEEE 1076™-2008規格の大部分をサポートします。 More |  | | |
| Verilog® HDL IEEE 1364 (1995, 2001および2005) アルデックのシミュレータはIEEE 1364-2005規格を完全にサポートしています。レガシーから新規まで、バラエティ豊富なVerilogデザインをシミュレーションできるように、アルデックのシミュレータはVerilog '95モード、2001モードおよび2005モードで稼働させることができます。 More | | | |
| SystemVerilog IEEE 1800-2009 (デザイン) SystemVerilogはVerilogの拡張セットで、高い抽象度のモデリングと大規模デジタル・システムの効率的な検証を可能にします。 More | | | |
| SystemC™ 2.2 IEEE 1666/OSCI 2.2/TLM 2.0 SystemCはC++でデジタル・システムの記述や検証ができる環境です。 More | Option | | |
| SystemVerilog IEEE 1800™ - 2009 (検証) Riviera-PROはハードウェア記述の拡張、アサーション、先進的検証の3分野でSystemVerilog (IEEE Std. 1800™-2009) をサポートしています。 More | - | - | |
| 検証ライブラリ (UVM/OVM および VMM) 検証ライブラリ (UVM/OVM および VMM) More | - | - | |
| デザイン・エントリおよびマネンジメント | |||
| HDLエディタ HDLエディタはHDLソースコード編集用のテキスト・エディタです。コンパイラとシミュレータと強固に統合されていて、デバッギング機能が使えます。 More | | | |
| オートコンプリートとコード・テンプレート HDLエディタではRiviera-PROでサポートする言語のオートコンプリートが利用できます。 More | | | |
| 自動コード解析 Riviera-PROのHDLエディタはソースコードの編集中にその場で自動解析を実行します。 More | | | |
| デザイン・マネージャ デザイン・マネージャは、ワークスペースとそれに付属するデザインおよびそのリソース、例えばHDLソース・ファイル、波形ファイル、マクロ、コード・カバレッジの結果、プロファイラ結果などを、(カレント・ディレクトリに格納されてなくても) ワンクリックで確認・管理できて、さらにカレント・ディレクトリから見えるライブラリをブラウズできるツールです。 More | | | |
| GUIパースペクティブのカスタマイズ Riviera-PROでは色々なウィンドウが利用できますが、すべて同時に開くのは実用的ではなく、またGUIを頻繁に設定し直すのも面倒です。 More | | | |
| Macro, Tcl/TK, Perl スクリプトのサポート アルデックのシミュレータはスクリプト言語をいくつかサポートしています。それぞれ抽象度のレベルが違い、用途に応じて使い分けることができます。 More | | | |
| HDL デバッグおよび解析 | |||
| 高度なブレークポイント管理 シミュレーションはブレークポイントで停止させることができます。アルデックはソースコードのブレークポイントと信号のブレークポイントを両方ともサポートします。 More | | | |
| 対話的コード実行トレース Active-HDLはデザイン・コードのトレースと検証ができる対話的グラフィック環境を装備しています。 More | | | |
| 波形ビューワ 高速波形ビューワは、バイナリ・シミュレーション・データベース (*asdb) に保存されたシミュレーション・データを高速にグラフィック表示するツールです。 More | | | |
| VHDLでの階層参照 (シグナル・エージェント) VHDLのシグナル・エージェントはVHDLブロックからVHDL信号のモニタリングや駆動を行います。 More | | | |
| ポスト・シミュレーション・デバッギング ポスト・シミュレーション・デバッギングはシミュレーション終了後にシミュレーション結果を確認するための高機能ツールです。 More | | | |
| 複数の波形ウィンドウ シミュレーション中に複数の信号を観察しなければならない大規模なデザインでは、それらを1つのウィンドウに収めておくのは不便です。信号すべては1ウィンドウには入らないので、スクロールを繰り返さなければ確認したい波形データにたどり着きません。 More | | | |
| 波形比較 波形比較オプションは、波形ウィンドウに表示された波形を所定の波形ファイルに記録されたパターンと比較する機能です。 More | | | |
| メモリ・ビューワ メモリ・ビューワはアクティブなデザインの中のメモリ・オブジェクトを表示するためのデバッギング・ツールです。 More | | | |
| ソース・レベルC/SystemC統合デバッガ Riviera-PROでは、純粋なSystemCデザインと、HDLとSystemCの混在したデザインを1つの環境で同時かつシームレスにデバッギングできます。 More | - | | |
| アサーション・デバッギング プロジェクトにアサーションとカバーを入れることで、設計エンジニアとデバッグ・エンジニアは通常のシミュレーションとデバッギングを複数のウィンドウで実行しながらデザインのビヘイビアを観察することができるようになります。 More | Option | | |
| Synopsys SmartModels®, SWIFTインタフェースとLMTV SWIFTのSmartModel Libraryは標準的な集積回路のビヘイビア・シミュレーション・モデルからなります。 More | Option | | |
| SpringSoft® Verdi™ FSDBとのインタフェース Riviera-PRO はSpringSoftのVerdiとレガシーのDebussyデバッガで使えるFSDBファイルを出力します。Riviera-PROはポストプロセッシング・モード (PSD) でSpringSoft製品と連携できます。 More | Option | | |
| X-Trace X-Traceとは、シミュレーションされたモデルの中で、有効値から未知の値か、未初期化値、ユーザー定義値への変化の情報をレポートすることで、予期しない値の原因を突き止められるようにするツールです。 More | Option | | |
| アドバンス・データフロー アドバンス・データフロー・ウィンドウは、アクティブなデザインの接続を調査し、シミュレーション中にインスタンス、コンカレント文、信号、ネットおよびレジスタの間でのデータフローを解析できる強力なツールです。 More | Option | | |
| 追加のスタンドアロン波形ビューワ (ASDB) スタンドアロンの波形ビューワは前回のシミュレーション結果を表示したり、シミュレーションを実行中に結果をすぐに表示したりすることができます。 More | Option | Option | Option |
| シミュレーション/ベリフィケーション | |||
| 1言語・混合言語のサポート アルデックのシミュレータはほとんどのバージョンで混合言語 (VHDLとVerilog) をサポートしていますが、1言語のみのサポート (VHDLのみ、またはVerilogのみ) も提供しています。 More | | | |
| Verilog Programming Language Interface (PLI/VPI) Verilog PLI (Programming Language Interface) とVPI (Verilog Procedural Interface) はシミュレーションされたVerilogモデルのデータにアクセスして修正するための標準的なインタフェースです。 More | | | |
| VHDL Programming Language Interface (VHPI) VHPIインタフェースはActive-HDLやRiviera-PROでエラボレートされたVHDLモデルのデータにアクセスして修正するための標準的なインタフェースです。 More | | | |
| SystemVerilog IEEE 1800 DPI 2.0 Direct Programming Interface (DPI) は、SystemVerilogコードと外部のC/C++コードをつなぐ次世代のインタフェースです。 More | | | |
| バリュー・チェンジ・ダンプ (VCDおよび拡張VCD) のサポート VCD (バリュー・チェンジ・ダンプ) ファイル形式はIEEE1364-1995規格に規定されています。VCDファイルはASCIIファイルで、ヘッダ情報、変数定義および変数値の変化を保存します。 More | | | |
| インクリメンタル・コンパイル インクリメンタル・コンパイルでは、デザインのソースコードの小さな部分を変更した場合デザイン全体をコンパイルする必要はありません。インクリメンタル・モードで動作するコンパイラは変更されなかったファイルだけでなく、変更されたファイルでも変更のなかった大部分を無視してコンパイルすることができます。 More | | | |
| マルチスレッド・コンパイル コンパイラは新しいワークステーションのマルチプロセッサやマルチコア・プロセッサを活用してデザインのパーツを複数同時に変換し、コンパイル時間を大幅に短縮します。 More | | | |
| エラボレーションの分離 エラボレーションはデザイン変換の一部で、コンパイルされたデザイン・コードとライブラリ・リソースからシミュレーション・モデルを構築する作業です。コンパイルとシミュレーション初期化の間に必要な作業ですが、エラボレーションを上記のプロセスから分離することで、大規模デザインの処理時間を大幅に削減できます。 More | | | |
| シミュレーション・モデルの保護 ライブラリ保護機能は4段階のセキュリティ機能です。コンパイルしたモデルをライブラリ・ファイルの形で配布する際にソースコードをリリースしないように保護します。 More | | | |
| VHDL IEEE 1076™-2008 暗号化 標準的なデザイン・ソース暗号化を活用すると、バイナリ・ファイル暗号化よりも非常に簡単にIPの開発と配布ができるようになります。 More | | | |
| Verilog® IEEE 1364™-2005 暗号化 標準的なデザイン・ソース暗号化を活用すると、バイナリ・ファイル暗号化よりも非常に簡単にIPの開発と配布ができるようになります。 More | | | |
| Altera® 言語非依存ライブラリ このオプションは、VHDLライセンスのみお持ちのアルデック・ユーザが、Verilogライセンスを購入せずにアルテラの最新のライブラリやMegafunctionをシミュレーションできるようにするオプションです (Quartus® 11.0のMegaWizard™から生成されるデザイン・ユニットやMegafunctionはVerilog/SystemVerilogで書かれているので本来必要)。 More | Option (VHDL Only) | | |
| Microsemi® 言語非依存ライブラリ このオプションは、VHDLライセンスのみお持ちのアルデック・ユーザが、Verilogライセンスを購入せずにMicrosemiのIPをシミュレーションできるようにするオプションです。 More | Option (VHDL Only) | | |
| Xilinx® SecureIP のサポート アルデックのシミュレータはXilinxツールのIP配信方法であるSecureIPをサポートしています。 More | Option (VHDL Only) | | |
| 32/64 ビット相互互換ライブラリ ライブラリが異なるプラットフォームに対して互換性を持つ場合、同じプロジェクトに取り組むチームがより効率的に作業できるようになります。デザイン・ライブラリのセットをチームメンバー全員が簡単にアクセスできる便利な場所に置いておくことができます。 More | - | | |
| 64 ビット・シミュレーション Riviera-PROは64 ビットのバス・スループットのアプリケーションで実行できるので、検証をスピードアップし、拡張メモリの容量をフルに活用できます (ただしRiviera-PRO LVでは使用不可)。 More | - | | |
| シミュレーション性能最適化 (Verilog/SystemVerilog, VHDL) Verilog RTL・ゲート性能最適化機能は、タイミング付きデザイン、ゲート・レベル・デザイン、主に動作コードで成り立つデザインなど、あらゆるタイプのVerilogデザインのシミュレーションを高速化できます。 More | - | | |
| ダイナミック・オブジェクト・トレーシング ダイナミック・オブジェクト・トレーシングとは、Riviera-PROフレームワークの持つ、SystemVerilogのクラス・オブジェクトを波形ビューワで表示する先進的な機能を指します。 More | | | |
| トランザクション・レベルのビジュアル・デバッギング トランザクション・レベルのビジュアル・デバッギングとは、シミュレーション・データを抽象度の高い形で表示する、波形ビューワの先進的な機能です。 More | - | Option | |
| プロファイラ (パフォーマンス計測) プロファイラはシミュレータにもっとも負荷をかけるデザイン・ユニットやコード・セクションを特定するツールです。この情報はシミュレーション環境を最適化してパフォーマンスを改善するのに非常に役立ちます。 More | Option | | |
| SFM (サーバ・ファーム・マネージャ) 今のデザインは複雑なため、新製品は徹底的にテストする必要があります。サーバ・ファーム・マネージャ (SFM) はリグレッションのパラダイムをシフトし、シミュレーション技術だけでなく、何千もの並列シミュレーションを自動管理する手段も実現します。 More | Option 1 | Option 1 | |
| ハードウェア・アシスト検証 (アクセラレーション/エミュレーション) アクセラレーションはHDLコードとハードウェアに載せた部分 (主にテストの済んだ部分やIPブロック) を協調シミュレーションすることで検証を高速化する技術です。エミュレーションは大規模システムのイン・ハードウェア・シミュレーションと網羅的デバッギングを可能にします。検証されたシステムは後で異なるプラットフォームで動作することになります。 More | Option 2 | Option 2 | Option 2 |
| アサーションおよびカバレッジ・ツール | |||
| コード・カバレッジ (ステートメント/分岐, 式/条件, パス), トグル・カバレッジ + 新しいUCIS互換・アルデック・カバレッジ・データベース コード・カバレッジは検証プロセスを補助するデバッギング・ツールです。 More | Option | | |
| PSL IEEE 1850, SystemVerilog IEEE 1800™, OpenVera のアサーション 現代のシステム設計とその検証アルゴリズムにとって、アサーションとファンクショナル・カバレッジで使うプロパティの仕様は必要不可欠な要素です。 More | Option | | |
| ファンクショナル・カバレッジ (アサーション、カバーグループ) ファンクショナル・カバレッジはデザイン検証プロセスの質に関する情報を提供する技術です。 More | - | - | |
| 協調シミュレーション | |||
| Simulink® の協調シミュレーション Simulinkインタフェースは、強力な可視化・解析ツールを提供してわかりやすいハードウェア検証を実現するツールです。 More | | | |
| MATLAB® 協調シミュレーション アルデックのシミュレータはMathWorks社の直感的なMATLAB言語と技術的演算環境を統合しています。 More | Option | | |
| デザイン・ルール・チェック | |||
| ALINTと基本ルール・ライブラリ アルデック®のALINT™はVHDL, Verilogおよび混合HDLのコードをコンパイル中に解析してシミュレーションや合成につなげるツールです。 More | Option 3 | | |
| DO-254 Verilog / VHDLルール・ライブラリ ALINTはDO-254準拠を促進する新しいルール・ライブラリ・セットに対応します。 More | Option 3 | Option 3 | Option 3 |
| STARC Verilog / VHDL ルール・ライブラリ STARC®の定めた、大規模なシステム・オン・チップでのプログラマブル・デザインとコーディングのガイドライン・チェッカです。 More | Option 3 | Option 3 | Option 3 |
| RMM (VHDL/Verilog) Reuse Methodology Manual (RMM) はシノプシスとメンター・グラフィックスが発行している業界でも定評のあるマニュアルを元にしたデザイン・ルール・ライブラリで、効率的なデザインの再利用と検証のための方法を定義しています。 More | Option 3 | Option 3 | Option 3 |
| ライセンス・タイプ | |||
| 1年間・時限ライセンス 1年間・時限ライセンス (年間ライセンス、TBL) は1年ごとに製品の使用権を与えるライセンスです。TBLには1年間のサポート契約が付いてきます。 More | | | |
| フローティング・ライセンス ネットワークのフローティング設定 (複数台使用) は、WindowsかLinuxのリモート・マシン (ライセンス・サーバ) のライセンスを基盤として使用するものです。 More | | | |
| 永久ライセンス 永久ライセンスは有効期限のないライセンスです。永久ライセンスには1年間のサポート契約が付いてきます。 More | | | |
| サポート・プラットフォーム | |||
| Linux (32/64-Bit) Linux x86/x86_64 をサポート。 More | 32-Bit Only | | |
| Windows® 7/Vista/XP/2003 - (32/64-Bit) ビルドは最新プラットフォームのすべてでテストされ、ユーザのワークステーションで正しく動作することを確認しています。 More | 32-Bit Only | | |
Option 1 - Server Farm Manager is a separate Aldec product
Option 2 - Hardware Assisted Verification is a separate Aldec product - HES
Option 3 - ALINT™ is a separate Aldec product, STARC, DO-254 and RMM packages are sold separately
Option 2 - Hardware Assisted Verification is a separate Aldec product - HES
Option 3 - ALINT™ is a separate Aldec product, STARC, DO-254 and RMM packages are sold separately
