サイン・イン / 登録
Close
Username: Password: Remember me:
Active-HDL™ - FPGA Design and Simulation Made Easy.

FPGAデザイン作成・シミュレーション

Active-HDL™は、Windows®上で動作する、FPGAデザイン作成・シミュレーションの統合ソリューションです。Active-HDLにはHDLのグラフィカル・デザインツールと混在言語対応のRTL/ゲートレベル・シミュレータが付いています。デザインフロー・マネージャはデザイン・エントリやシミュレーション、合成、インプリメンテーションのフローの最中に90以上のEDAツールやFPGAツールを呼び出しますので、シームレスでフレキシブルなデザイン作成・シミュレーション・プラットフォームとなります。Active-HDLはAltera®, Atmel®, Lattice®, Microsemi™ (Actel), Quicklogic®, Xilinx®, その他業界標準のFPGAデバイスをサポートしています。

主な特徴

  • 複数のFPGAツール・EDAツールを呼び出すデザイン
    フロー・マネージャ
  • グラフィカル・デザイン・エントリ (編集)
  • コードからグラフィックスへの変換、グラフィックスから
    コードへの変換
  • コンパイル済みのFPGAベンダ・ライブラリ
  • IEEE言語のサポート：VHDL, Verilog®,
    SystemVerilogデザイン、SystemC
  • 高性能デバッギング、コード・カバレッジ
  • IP暗号化とXilinx® Secure IPのサポート
  • アサーション・ベース検証 (ABV,) (SVA, PSL, OVA)
  • MATLAB®/Simulink®と協調しての
    DSPコ・シミュレーション
  • HTMLとPDFのデザイン・ドキュメンテーション
  • Riviera-PROとALINTとの統合
  • HDLコード解析・ナビゲーションツール
  • IP暗号化と、Altera® IPとXilinx® Secure IPのサポート

ブロックダイアグラム・
エディタ
Block Diagram Editor

HDLエディタ
HDL Editor

ステートダイアグラム・
エディタ
State Diagram Editor

波形ビューワ
Waveform Viewer