HESコンポーネント

HES™はASIC/SoCハードウェア・ベース検証ソリューションです。ビット・レベルのシミュレーション・アクセラレーションから、トランザクション・レベルのエミュレーション、システム・アーキテクチャの探索、HW/SW協調検証、仮想モデリング、およびプロトタイピングまで、すべて統合した、完成型のプラットフォームです。

デザイン・ベリフィケーション・マネージャ (DVM™)

DVMはHESのメインソフトウェアです。スクリプトですべて設定可能な環境を持ち、ASICからFPGAへのクロック変換、自動デザイン・パーティション、高性能HDLコンパイラ、インクリメンタル・コンパイル、および商用シミュレータとのインタフェースなどで、簡単かつ柔軟にデザインのセットアップが可能です。DVMは動的デバッギング、デザインの透明性、ブレークポイントとトリガの設置機能、メモリやレジスタの内容を編集する機能など、強力なデバッグ機能を装備し、エラーやバグを簡単・迅速に調査・追跡することができます。

FPGAベースのプロトタイピング・ボード

HESは市販のFPGAボードや社内開発ボードとインタフェースを取れるようにカスタマイズが可能ですので、こうしたボードの性能やポータビリティ、低コストのメリットを活かすことができます。FPGAプロトタイピング・ボードはシミュレーション・アクセラレーション能力とエミュレーション機能を持ち、ASIC/SoC検証ツールとして、高速かつ透明度の高いデバッギング・ソリューションとなります。